| 基于FPGA单精度浮点乘法器的设计实现与测试 |
| |
| 引用本文： | 吕律,易清明,刘光昌.基于FPGA单精度浮点乘法器的设计实现与测试[J].暨南大学学报,2004,25(3):302-309. |
| |
| 作者姓名： | 吕律 易清明 刘光昌 |
| |
| 作者单位： | 暨南大学电子工程系,广东,广州,510632 |
| |
| 摘 要： | 采用VHDL语言，在FPGA上实现了单精度浮点乘法器的3种算法——基本的迭代算法、阵列算法和Booth算法，并对以上3种算法的运算速度进行了测试和比较，通过时序图说明Booth算法的优越性，并根据软件测试中的判定覆盖提出了一种测试单精度浮点乘法器的方法．
|
| 关 键 词： | VHDL语言 单精度浮点乘法器 判定覆盖测试 |
| 文章编号： | 1000-9965(2004)03-0302-08 |
| 修稿时间： | 2003年5月28日 |
Implementation and test of single precision floating point multiplier base on VHDL |
| |
| Abstract: | |
| |
| Keywords: | VHDL single precision floating point multiplier judging coverage |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
