| 实时可重配置FFT处理器的ASIC设计 |
| |
| 引用本文： | 万红星,陈禾,韩月秋. 实时可重配置FFT处理器的ASIC设计[J]. 北京理工大学学报, 2006, 26(4): 342-344 |
| |
| 作者姓名： | 万红星 陈禾 韩月秋 |
| |
| 作者单位： | 北京理工大学,信息科学技术学院电子工程系,北京,100081;北京理工大学,信息科学技术学院电子工程系,北京,100081;北京理工大学,信息科学技术学院电子工程系,北京,100081 |
| |
| 摘 要： | ![]()
设计一种能够完成4,16,64,256或1 024点复数快速傅里叶变换(FFT)处理器芯片.16,64点运算采用基-4级联流水线结构,256,1 024点采用二维运算结构,数据采用块浮点表示.使用Synopsys公司的综合及布局布线工具在SMIC CMOS 0.18 μm工艺上进行ASIC实现.该处理器芯片在100 MHz时钟频率连续工作时,处理一组1 024点FFT序列需要24.8 μs,每隔10.24 μs输出一组1 024点运算结果.该处理器芯片已应用于某宽带数字接收机中.
|
| 关 键 词： | 快速傅里叶变换 流水线结构 可重配置 |
| 文章编号： | 1001-0645（2006）04-0342-04 |
| 收稿时间： | 2005-09-20 |
| 修稿时间： | 2005-09-20 |
ASIC Design for Real-Time Reconfigurable FFT Processor |
| |
| WAN Hong-xing,CHEN He and HAN Yue-qiu. ASIC Design for Real-Time Reconfigurable FFT Processor[J]. Journal of Beijing Institute of Technology(Natural Science Edition), 2006, 26(4): 342-344 |
| |
| Authors: | WAN Hong-xing CHEN He HAN Yue-qiu |
| |
| Affiliation: | Department of Electronic Engineering, School of Information Science and Technology, Beijing Institute of Technology, Beijing 100081, China |
| |
| Abstract: | ![]()
|
| |
| Keywords: | fast Fourier transform pipelined architecture reconfigurable |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《北京理工大学学报》浏览原始摘要信息 |
|
点击此处可从《北京理工大学学报》下载全文 |
|
