|
|||||
|
|
| 高速低功耗CMOS动态锁存比较器的设计 | |
| 引用本文： | 李靖坤,杨骁,陈国晏,娄付军,邱伟彬.高速低功耗CMOS动态锁存比较器的设计[J].华侨大学学报(自然科学版),2018(4). |
| 作者姓名： | 李靖坤 杨骁 陈国晏 娄付军 邱伟彬 |
| 作者单位： | 华侨大学信息科学与工程学院;厦门市ASIC与系统重点实验室 |
| 摘 要： | 提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR锁存器3部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对SR锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用TSMC 0.18μm互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1.8V,时钟频率为1GHz时,比较器精度达0.3mV;最大输入失调电压为8mV,功耗为0.2mW;该比较器具有电路简单易实现、功耗低的特点. |
| 本文献已被 CNKI 等数据库收录！ | |