| 二次Booth编码的大数乘法器设计 |
| |
| 引用本文： | 颜晓东,李树国.二次Booth编码的大数乘法器设计[J].清华大学学报(自然科学版),2007,47(10):1681-1684. |
| |
| 作者姓名： | 颜晓东 李树国 |
| |
| 作者单位： | 清华大学,微电子学研究所,北京,100084 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划);国家自然科学基金;国家部委科研项目 |
| |
| 摘 要： | 为了解决现有信息安全公钥签名算法存在的对大量模乘运算处理速度不快的问题,提出了一种高阶Booth编码的大数乘法器结构和二次编码的Booth 64线性变换式。二次编码既减少了部分积个数,也减少了高阶Booth编码预计算奇数倍的被乘数个数。基于此结构和编码,用Verilog代码设计了570×570b流水线乘法器。基于SMIC 0.18μm工艺,综合表明电路的关键路径延时为5.8 ns,芯片面积小于30mm2。可用于高性能的整数因子分解算法(RSA)2048 b、椭圆曲线算法(ECC)素数域512 b芯片的实现。
|
| 关 键 词： | 乘法器 Booth编码 模乘 RSA算法 |
| 文章编号： | 1000-0054(2007)10-1681-04 |
| 修稿时间： | 2006年11月28 |
Algorithm and circuit design for secondary Booth encoded multiplier |
| |
| YAN Xiaodong,LI Shuguo.Algorithm and circuit design for secondary Booth encoded multiplier[J].Journal of Tsinghua University(Science and Technology),2007,47(10):1681-1684. |
| |
| Authors: | YAN Xiaodong LI Shuguo |
| |
| Abstract: | |
| |
| Keywords: | multiplier secondary Booth recoding module multiplication Rivest Shamir and Adleman algorithm |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
