| 基于FPGA的多路竞赛抢答器设计 |
| |
| 引用本文： | 冀云.基于FPGA的多路竞赛抢答器设计[J].渝州大学学报(自然科学版),2014(3):62-67. |
| |
| 作者姓名： | 冀云 |
| |
| 作者单位： | 重庆电子工程职业学院应用电子学院,重庆401331 |
| |
| 摘 要： | 基于ISE软件开发环境,运用VHDL硬件描述语言,设计了一款4路竞赛抢答器,给出了抢答器系统的系统功能模块;对设计工程进行了综合、编译、仿真,并下载到FPGA芯片xc3s700a-5fg484进行测试;结果表明设计能实现系统预期的功能.
|
| 关 键 词： | 竞赛抢答器 VHDL 仿真波形 硬件测试 |
Design of Multi-channel Competition Responders Based on FPGA |
| |
| JI Yun.Design of Multi-channel Competition Responders Based on FPGA[J].Journal of Yuzhou University(Natural Sciences Edition),2014(3):62-67. |
| |
| Authors: | JI Yun |
| |
| Institution: | JI Yun ( School of Applied Electronics, Chongqing College of Electronic Engineering, Chongqing 401331 , China) |
| |
| Abstract: | |
| |
| Keywords: | competition responder VHDL simulation waveform hardware test |
| 本文献已被 维普 等数据库收录！ |
|
