| 一种基于FPGA精确位同步的设计与实现 |
| |
| 引用本文： | 伍建辉.一种基于FPGA精确位同步的设计与实现[J].科技情报开发与经济,2007,17(17):207-208. |
| |
| 作者姓名： | 伍建辉 |
| |
| 作者单位： | 西安电子工程研究所,陕西西安,710100 |
| |
| 摘 要： | 详细介绍了如何在FPGA中利用VHDL语言实现数字锁相环,以便从位流数据中恢复出位时钟,以保证数据的正确解调。
|
| 关 键 词： | DPLL 位同步 数字环路滤波器 数控振荡器 |
| 文章编号： | 1005-6033（2007）17-0207-02 |
| 收稿时间： | 2007-03-16 |
| 修稿时间： | 2007-03-16 |
The Design and Implementation of Bit Synchronization Based on FPGA |
| |
| WU Jian-hui.The Design and Implementation of Bit Synchronization Based on FPGA[J].Sci-Tech Information Development & Economy,2007,17(17):207-208. |
| |
| Authors: | WU Jian-hui |
| |
| Institution: | WU Jian-hui |
| |
| Abstract: | This paper discusses how to implement a lead lag DPLL (LL-DPLL) in VHDL with a FPGA to recover bit clock from received bit-stream data,which will ensure the data demodulation correctly. |
| |
| Keywords: | digital phase-locked loop(DPLL) bit synchronization DLF DCO |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
