| 一种基于FPGA快速进位链的时间数字转换电路 |
| |
| 引用本文： | 王丹,王健,来金梅.一种基于FPGA快速进位链的时间数字转换电路[J].复旦学报(自然科学版),2016(1):59-67. |
| |
| 作者姓名： | 王丹 王健 来金梅 |
| |
| 作者单位： | 复旦大学专用集成电路与系统国家重点实验室,上海,201203 |
| |
| 摘 要： | 设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.
|
| 关 键 词： | 时间数字转换器 时间间隔测量 现场可编程门阵列 |
A FPGA-Based Time-to-Digital Converter(TDC) Using Carry Chains |
| |
| Abstract: | |
| |
| Keywords: | Time-to-Digital Converter(TDC) time interval measurement Field Programmable Gate Array(FPGA) |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
