| 基于VHDL语言在电路设计中的优化探讨 |
| |
| 引用本文： | 符兴昌.基于VHDL语言在电路设计中的优化探讨[J].西南民族学院学报(自然科学版),2006,32(4):778-782. |
| |
| 作者姓名： | 符兴昌 |
| |
| 作者单位： | 四川文理学院物电系,四川达州,635000 |
| |
| 基金项目： | 四川省教育厅自然科学重点项目(2005A186) |
| |
| 摘 要： | 对VHDL语言在电路设计应用中,如何优化电路结构进行一些探讨,通过从描述方式、算法的改进和优化、断言语句的综合优化等几个方面提出了优化方案,并结合实例进一步分析VHDL综合优化的实现效果.
|
| 关 键 词： | VHDL语言 电路设计 优化 |
| 文章编号： | 1003-2843(2006)04-0778-05 |
| 修稿时间： | 2006年3月24日 |
Inquiry about majorization of VHDL Language in circuit design |
| |
| FU Xing-chang.Inquiry about majorization of VHDL Language in circuit design[J].Journal of Southwest Nationalities College(Natural Science Edition),2006,32(4):778-782. |
| |
| Authors: | FU Xing-chang |
| |
| Abstract: | |
| |
| Keywords: | VHDL Language circuit design majoriztion |
| 本文献已被 CNKI 维普 等数据库收录！ |
|
