|
|||||
|
|
| 准连续波雷达数字信号处理机的BIT设计 | |
| 引用本文： | 姬长华,刘晓娟,张军杰,路静. 准连续波雷达数字信号处理机的BIT设计[J]. 郑州大学学报(理学版), 2002, 34(2): 69-72 |
| 作者姓名： | 姬长华 刘晓娟 张军杰 路静 |
| 作者单位： | 1. 信息产业部电子第27研究所 2. 郑州大学信息工程学院,郑州,450052 |
| 摘 要： | 设计了一种准连续波雷达数字信号处理机系统级机内测试（BIT，builkt-in self-test)方法，利用信号算是机内的伪随机（PN，Pseudo-Noise)码序列实现处理机系统级性能检测。给出了伪随机码序列通过各模块后的理论结果及故障分析，该方法已用于某准连续波雷达。 |
| 关 键 词： | 准连续波雷达 数字信号处理机 BIT设计 机内测试 |
| 文章编号： | 1671-6841(2002)02-0069-04 |
| 修稿时间： | 2001-12-24 |
BIT Designing of QCW Radar DSP |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ | |