|
|||||
|
|
| 从Verilog到VHDL的翻译器VtoV的设计与实现 | |
| 引用本文： | 蒋敬旗,刁岚松,等.从Verilog到VHDL的翻译器VtoV的设计与实现[J].北京理工大学学报,2001,21(1):40-43. |
| 作者姓名： | 蒋敬旗 刁岚松 |
| 作者单位： | 北京理工大学 计算机科学与工程系, |
| 摘 要： | 研究硬件描述语言Verilog和VHDL共有的语言特性，研制SUN SPARC2工作站环境下的翻译系统。在SUN SPARC2工作站平台上使用C＋＋提取出一个组通用的硬件数据结构，可以进行代码重用。在SUN SPARC2工作站上设计和实现了一个从硬件描述语言Verilog到VHDL的翻译器VtoV。该翻译器能够实现从Verilog的行为子集到VHDL的转换。 |
| 关 键 词： | 硬件描述语言 Verilog VHDL 翻译器 |
| 文章编号： | 1001-0645(2001)01-0040-04 |
| 修稿时间： | 2000年6月25日 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
| 点击此处可从《北京理工大学学报》浏览原始摘要信息 | |
| 点击此处可从《北京理工大学学报》下载免费的PDF全文 | |