| 一种新的H.264/AVC标量量化并行VLSI结构(英文) |
| |
| 引用本文： | 彭春干,于敦山,曹喜信,盛世敏. 一种新的H.264/AVC标量量化并行VLSI结构(英文)[J]. 北京大学学报(自然科学版)网络版(预印本), 2007, 0(4) |
| |
| 作者姓名： | 彭春干 于敦山 曹喜信 盛世敏 |
| |
| 作者单位： | 北京大学信息科学技术学院微电子学系SoC试验室 北京100871(彭春干，于敦山，盛世敏)，北京大学软件微电子学院 北京102600(曹喜信) |
| |
| 摘 要： | 针对H.264视频编码标准关键技术52级标量量化的VLSI实现中,综合考虑速度和面积因素,传统结不适用H.264在高速高并行编码应用中的实时要求,通过采用部分CSD码无符号压缩移位加法树、参考电平连线、对量化系数和步长重新进行分组分段编码等方法,有效替代了H.264标量量化过程中出现的矩阵乘法、查表、除法等不利于硬件加速的算法,提出了一种非常适合流水加速的基于4×4块并行的VLSI结构,通过控制级联加法器级数就可以有效调节其速度性能,当级数为2时,其块处理速率可以达到121.6 MHz ,能够满足4096×2304 @120 Hz视频的实时处理要求。该结构在面积和功耗方面较传统结构也有较大的改进,采用SMIC 0.13μm工艺单元库,综合时钟频率设为100 MHz时,等效门和功耗分别节省了38 %和30 %。
|
| 关 键 词： | H·264 VLSI结构 视频编码 |
A Novel Parallel VLSI Architecture for H.264/AVC Scalar Quantization |
| |
| PENG Chungan,YU Dunshan ,CAO Xixin ,SHENG Shimin SoC Lab. A Novel Parallel VLSI Architecture for H.264/AVC Scalar Quantization[J]. Beijing University(Natural Science)Network Version(Advance Copy), 2007, 0(4) |
| |
| Authors: | PENG Chungan YU Dunshan CAO Xixin SHENG Shimin SoC Lab |
| |
| Affiliation: | PENG Chungan1,YU Dunshan 1,CAO Xixin 2,SHENG Shimin 1 1SoC Lab,Department of Microelectronics,School of Electronnics Engnineering and Computer Science,Peking University,Beijing 100871,2School of Software and Microelectronics,Peking University,Beijing 102600 |
| |
| Abstract: | |
| |
| Keywords: | H.264 VLSI video coding |
| 本文献已被 CNKI 等数据库收录！ |
|
