VHDL语言在数字电路教学中的应用 |
| |
引用本文: | 潘泽强.VHDL语言在数字电路教学中的应用[J].科技资讯,2008(35):15-15. |
| |
作者姓名: | 潘泽强 |
| |
作者单位: | 江西中医学院,南昌,330006 |
| |
摘 要: | VHDL作为一种新型的硬件描述语言,主要用于数字电路与系统的描述、模拟和自动设计,是当今电子设计自动化(EDA)的核心技术。文章通过十六位计数器的实例介绍了用VHDL语言设计数字系统的流程和方法,并通过仿真实现预定目的。实践证明,VHDL语言在数字系统设计中具有硬件描述能力强,设计方法灵活等优点,从而降低了数字系统设计的难度,提高了工作效率。
|
关 键 词: | VHDL MAX+PLUSⅡ 仿真 数字电路 |
本文献已被 CNKI 维普 万方数据 等数据库收录! |
|