|
|||||
|
|
| MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响 | |
| 引用本文： | 唐东峰,张平,龙志林,胡仕刚,吴笑峰.MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响[J].中南大学学报(自然科学版),2013,44(4). |
| 作者姓名： | 唐东峰 张平 龙志林 胡仕刚 吴笑峰 |
| 作者单位： | 1. 湘潭大学土木工程与力学学院,湖南湘潭,411105;湖南科技大学信息与电气工程学院,湖南湘潭,411201 2. 湘潭大学土木工程与力学学院,湖南湘潭,411105 3. 湖南科技大学信息与电气工程学院,湖南湘潭,411201 |
| 基金项目： | 国家自然科学基金资助项目，湖南省教育厅资助项目，湖南省科学技术厅科技计划项目 |
| 摘 要： | 随着晶体管尺寸按比例缩小,越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大,严重地影响器件和电路的静态特性,为此,基于可靠性理论和仿真,对小尺寸MOSFET (metal-oxide-semiconductor field effect transistor)的直接隧穿栅电流进行研究,并通过对二输入或非门静态栅泄漏电流的研究,揭示直接隧穿栅电流对CMOS(complementary metal oxide semiconductor)逻辑电路的影响.仿真工具为HSPICE软件,MOS器件模型参数采用的是BSIM4和LEVEL 54,栅氧化层厚度为1.4 nm.研究结果表明:边缘直接隧穿电流是小尺寸MOS器件栅直接隧穿电流的重要组成成分；漏端偏置和衬底偏置通过改变表面势影响栅电流密度；CMOS逻辑电路中MOS器件有4种工作状态,即线性区、饱和区、亚阈区和截止区；CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状态有关.仿真结果与理论分析结果较符合,这些理论和仿真结果有助于以后的集成电路设计. |
| 关 键 词： | 直接隧穿 MOSFET 栅氧化层 CMOS逻辑电路 漏电流 |
Direct tunneling gate current of MOSFET and its impact on CMOS logic circuit |
|
| TANG Dongfeng , ZHANG Ping , LONG Zhilin , HU Shigang , WU Xiaofeng.Direct tunneling gate current of MOSFET and its impact on CMOS logic circuit[J].Journal of Central South University:Science and Technology,2013,44(4). | |
| Authors: | TANG Dongfeng ZHANG Ping LONG Zhilin HU Shigang WU Xiaofeng |
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |