|
|||||
|
|
| 极低电源电压和极低功耗的亚阈值SRAM存储单元设计 | |
| 引用本文： | 柏娜,冯越,尤肖虎,时龙兴.极低电源电压和极低功耗的亚阈值SRAM存储单元设计[J].东南大学学报(自然科学版),2013,43(2):268-273. |
| 作者姓名： | 柏娜 冯越 尤肖虎 时龙兴 |
| 作者单位： | 1. 东南大学国家专用集成电路系统工程技术研究中心,南京210096;安徽大学电子信息工程学院,合肥230601;东南大学移动通信国家重点实验室,南京210096 2. 安徽大学电子信息工程学院,合肥,230601 3. 东南大学移动通信国家重点实验室,南京,210096 4. 东南大学国家专用集成电路系统工程技术研究中心,南京,210096 |
| 基金项目： | 国家自然科学基金资助项目，人力资源和社会保障部留学回国人员科研启动基金资助项目、国家核高基重大专项资助项目，东南大学博士后重点科研资助计划资助项目 |
| 摘 要： | 提出一款可以工作在极低电源电压条件下,功耗极低的亚阈值SRAM存储单元.为使本设计在极低电源电压(200 mV)条件下依然能够保持足够的鲁棒性,采用差分读出方式和可配置的操作模式.为极大限度地降低电路功耗,采用自适应泄漏电流切断机制,该机制在不提高动态功耗与不增加性能损失的前提下,可同时降低动态操作(读/写操作)和静态操作时的泄漏电流.基于IBM 130 nm工艺,实现了一款256×32 bit大小的存储阵列.测试结果表明,该存储阵列可以在200 mV电源电压条件下正常工作,功耗(包括动态功耗和静态功耗)仅0.13μW,为常规六管存储单元功耗的1.16%. |
| 关 键 词： | 极低功耗 亚阈值 SRAM存储单元 泄漏电流 |
An ultra-low-supply-voltage ultra-low-power subthreshold SRAM bitcell design |
|
| Bai Na , Feng Yue , You Xiaohu , Shi Longxing.An ultra-low-supply-voltage ultra-low-power subthreshold SRAM bitcell design[J].Journal of Southeast University(Natural Science Edition),2013,43(2):268-273. | |
| Authors: | Bai Na Feng Yue You Xiaohu Shi Longxing |
| Institution: | 1(1National ASIC System Engineering Research Center,Southeast University,Nanjing 210096,China)(2School of Electronics and Information Engineering,Anhui University,Hefei 230601,China)(3National Mobile Communications Research Laboratory,Southeast University,Nanjing 210096,China) |
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |