|
|||||
|
|
| 面向端到端目标检测神经网络的高效硬件加速系统设计 | |
| 作者姓名： | 任仕伟 刘朝钾 李剑铮 蒋荣堃 王晓华 薛丞博 |
| 作者单位： | 1.北京理工大学 集成电路与电子学院,北京 100081 |
| 基金项目： | 重庆市自然科学基金资助项目（cstc2021jcyj-msxmX1096） |
| 摘 要： | 针对神经网络目标检测系统在硬件资源受限与功耗敏感的边缘计算设备中应用的问题,提出了一种基于现场可编程门阵列（FPGA）实现的YOLOv3-Tiny神经网络目标检测硬件加速系统. 利用网络结构重组、层间融合与动态数值量化,缩减YOLOv3-Tiny网络规模. 基于通道并行与权值驻留硬件加速算法、紧密流水线处理流程与硬件运算单元复用,提升硬件资源利用效率. 所设计的端到端目标检测加速系统被部署在UltraScale+ XCZU9EG FPGA上,达到了96.6 GOPS的吞吐量与17.3 FPS的检测帧率,功耗为4.12 W,并具有0.32 GOPS/DSP与2.68 GOPS/kLUT的硬件资源利用效率. 在保持高效准确目标检测能力的同时,硬件资源利用效率优于其他已有的YOLOv3-Tiny目标检测硬件加速器. |
| 关 键 词： | 硬件加速 目标检测 现场可编程门阵列 端到端 YOLO算法 |
| 收稿时间： | 2021-12-31 |
| 点击此处可从《北京理工大学学报》浏览原始摘要信息 | |
| 点击此处可从《北京理工大学学报》下载免费的PDF全文 | |