基于硬件描述语言(VHDL)的数字时钟设计 |
| |
引用本文: | 刘君,常明,秦娟,张晟,耿璐.基于硬件描述语言(VHDL)的数字时钟设计[J].天津理工大学学报,2007,23(4):40-42. |
| |
作者姓名: | 刘君 常明 秦娟 张晟 耿璐 |
| |
作者单位: | 天津理工大学,电子信息与通信工程学院,天津,300191 |
| |
摘 要: | VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.
|
关 键 词: | 硬件描述语言 数字电路设计 |
文章编号: | 1673-095X(2007)04-0040-03 |
收稿时间: | 2007-03-10 |
修稿时间: | 2007-03-10 |
本文献已被 CNKI 维普 万方数据 等数据库收录! |
|