用于物联网的可重构的祖冲之密码算法的硬件设计 |
| |
引用本文: | 李燕然,严利民.用于物联网的可重构的祖冲之密码算法的硬件设计[J].复旦学报(自然科学版),2023(1):83-89. |
| |
作者姓名: | 李燕然 严利民 |
| |
作者单位: | 上海大学微电子研究与开发中心 |
| |
基金项目: | 国家自然科学基金(52107239); |
| |
摘 要: | 针对应用在资源有限的物联网中的祖冲之(ZUC)256密码算法,本文介绍了一种资源优化的ZUC-256密码算法的硬件实现方案,设计了面向资源优化的循环型ZUC-256密码算法的硬件架构和基于块随机存取存储器(BRAM)的可重构S盒(S-box)单元,从而有效地降低了资源消耗。硬件方案在现场可编程逻辑门阵列(FPGA)上进行了硬件验证,结果表明本文资源优化的循环架构中的各个硬件开销相比已有的方案有明显的降低。
|
关 键 词: | ZUC-256密码算法 资源优化 块随机存取存储器(BRAM) S盒(S-box) |
|
|