| HDTV视频同步与消隐时序控制信号的CPLD设计 |
| |
| 引用本文： | 张涛,国澄明,国狄非. HDTV视频同步与消隐时序控制信号的CPLD设计[J]. 天津大学学报(自然科学与工程技术版), 2003, 36(3): 325-329 |
| |
| 作者姓名： | 张涛 国澄明 国狄非 |
| |
| 作者单位： | 天津大学电子信息工程学院，天津大学电子信息工程学院，天津大学电子信息工程学院 天津300072，天津300072，天津300072 |
| |
| 摘 要： | ATSC HDTV视频输出采用了SMPTE的相应标准．将像素计数与行计数相结合，采用统计行分类编码的算法对SMPTE274M、SMPTE296M、SMPTE293M和SMPTE295M标准的同步与消隐时序控制信号进行了多平台的仿真分析，并在ALTERA公司的EPM7128上最终实现了本设计．
|
| 关 键 词： | 高清晰度电视 HDTV 视频同步 消隐时序控制信号 可编程逻辑器件 CPLD 设计方法 行分类编码 |
| 文章编号： | 0493-2137(2003)03-0325-05 |
| 修稿时间： | 2002-12-19 |
CPLD Design of HDTV Video Sync and Blank Control Signals Generation |
| |
| Abstract: | Advanced television systems committee(ATSC) high definition television(HDTV) video output conforms to the corresponding society of motion picture and television engineers(SMPTE) standards. Using the algorithm of combining pixel counting and line counting, and then formating lines based on statistics to generate sync and blank control signals, this paper simulates control signals generation of SMPTE274M, SMPTE296M, SMPTE293M, SMPTE295M standards on multiple platform, and implements this design on ALTERA EPM7128 hardware. |
| |
| Keywords: | high definition television complex programmable logic device sync |
| 本文献已被 CNKI 维普 等数据库收录！ |
