| 用数据选择器和译码器的组合优化逻辑设计 |
| |
| 引用本文： | 王峻 吴海波. 用数据选择器和译码器的组合优化逻辑设计[J]. 渝西学院学报(自然科学版), 2004, 3(1): 49-51 |
| |
| 作者姓名： | 王峻 吴海波 |
| |
| 作者单位： | 淮南师范学院信息技术系 安徽淮南232001(王峻)，淮南师范学院信息技术系 安徽淮南232001(吴海波) |
| |
| 摘 要： | 介绍一种用数据选择器和译码器的组合优化逻辑设计的方法．该方法可减少数据选择器芯片及门电路使用的数量．文中给出几个实例．
|
| 关 键 词： | 逻辑设计 数据选择器 译码器 组合优化设计 |
An Optimized Logic Design Methed Of Using a Combination Of Data Selectors and Decoders |
| |
| WANG Jun,WU Hai-bo. An Optimized Logic Design Methed Of Using a Combination Of Data Selectors and Decoders[J]. , 2004, 3(1): 49-51 |
| |
| Authors: | WANG Jun WU Hai-bo |
| |
| Abstract: | In this paper,with some practical details,introduce an optimized logic design mrthod by a combination of data selector and decoders,which can greatly reduces the frequencies of using the chips of the data selectors and gate circuits. |
| |
| Keywords: | logic design date selectors decoder |
| 本文献已被 CNKI 维普 等数据库收录！ |
