| 电容阵列开关时序优化在A/D转换器中的应用 |
| |
| 引用本文： | 朱丰,吴晓波,郜小茹,严晓浪.电容阵列开关时序优化在A/D转换器中的应用[J].江南大学学报(自然科学版),2005,4(6):555-559. |
| |
| 作者姓名： | 朱丰 吴晓波 郜小茹 严晓浪 |
| |
| 作者单位： | 浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027 |
| |
| 基金项目： | 国家自然科学基金项目（50237030,90207001）资助课题. |
| |
| 摘 要： | 欲提高逐次逼近式A／D转换器的精度，常受到内部DAC（Digital-to-Analog Converter）结构参数误差等因素的制约，同时A／D转换器的低功耗问题亦受到关注．为减小电荷分布式DAC中电容离散引入的积累梯度误差，改善输出积分线性度（INL，integral nonlinearity），引入INL bounded算法对实际工艺条件下的DAC电容阵列的导通时序进行了优化．通过引入预增益级和Latch级，改进了内部比较器的结构，降低了静态功耗，提高了转换精度和工艺的可靠性．仿真结果表明，设计ADC的分辨率可达14bit，其1NL提高2倍以上，功耗8．25mW．该设计可利用0．6μm2P2M标准的CMOS工艺实现．
|
| 关 键 词： | 积分非线性 开关时序 比较器 低功耗 |
| 文章编号： | 1671-7147（2005）06-0555-05 |
| 收稿时间： | 2004-11-29 |
| 修稿时间： | 2004-11-292005-01-22 |
Optimization of Switching Sequence and Its Application in A/D Converter |
| |
| ZHU Feng,WU Xiao-bo,GAO Xiao-ru,YAN Xiao-lang.Optimization of Switching Sequence and Its Application in A/D Converter[J].Journal of Southern Yangtze University:Natural Science Edition,2005,4(6):555-559. |
| |
| Authors: | ZHU Feng WU Xiao-bo GAO Xiao-ru YAN Xiao-lang |
| |
| Institution: | Institute of VLSI Design, Zhejiang University, Hangzhou 310027, China |
| |
| Abstract: | |
| |
| Keywords: | INI switching sequence comparator low power |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
