|
|||||
|
|
| 基于脉宽收缩和累积寄存器的片上时钟抖动测试电路 | |
| 引用本文： | 冯为蕾,冯建华,叶红飞,张兴.基于脉宽收缩和累积寄存器的片上时钟抖动测试电路[J].中国科学:信息科学,2014(10). |
| 作者姓名： | 冯为蕾 冯建华 叶红飞 张兴 |
| 作者单位： | 北京大学深圳研究生院;北京大学微电子学研究院; |
| 基金项目： | 国家自然科学基金(批准号:61176039)资助项目 |
| 摘 要： | 本文提出一种基于脉宽收缩和累积寄存器的片上时钟抖动测试电路,用于监测片上时钟信号的抖动,测量精度可达到亚门级.该测试电路是由脉宽收缩环路、累积寄存器、异或阵列、计数器和控制电路组成的.以环形方式连接脉宽收缩单元,可减小由于工艺波动带来的影响,节省面积开销.在监测模式下,累积寄存器同时记录多个时钟周期脉宽的测量结果,并以数字序列码的形式输出,能够直观地显示时钟的抖动.该电路是采用65 nm CMOS工艺设计的,仿真结果表明该电路可测量数GHz的时钟信号,测量精度为1 ps. |
| 关 键 词： | 脉宽收缩 时钟抖动 片上测量 抖动测试 累积寄存器 |
| 本文献已被 CNKI 等数据库收录！ | |