基于FPGA的高性能D类功放控制器#br#设计与实现

针对高性能音频D类功放系统，基于现场可编程门阵列（field programmable gate array，FPGA）设计，实现了一个双声道均匀脉冲宽度调制（uniform pulse width modulation，UPWM）型D类功放控制器。该控制器使用由相同子滤波器抽头级联构成的半带滤波器并时分复用乘法器,以降低可配置插值滤波器的硬件资源消耗，利用sigma-delta调制器的高开环增益，通过构造一个基于查找表的误差校正模块，以较小的硬件代价来预校正控制器使用UPWM技术在信号带宽内所带来的非线性失真。测试结果表明该控制器输出信噪比可达114 dB，互调失真仅为-97 dB。