| 基于FPGA的16阶FIR滤波器的设计 |
| |
| 引用本文： | 周亚凤,李跃华,朱昊. 基于FPGA的16阶FIR滤波器的设计[J]. 南京工业大学学报(自然科学版), 2005, 27(1): 46-50 |
| |
| 作者姓名： | 周亚凤 李跃华 朱昊 |
| |
| 作者单位： | 南京工业大学,信息科学与工程学院,江苏,南京,210009;南京理工大学,电子工程与光电技术学院,江苏,南京,210094 |
| |
| 摘 要： | 研究了一种16阶FIR滤波器的FPGA设计方法，底层采用VHDL语言描述设计文件，顶层使用底层产生的模块连接组成FIR滤波器，并在MAX plusⅡ上进行了实验仿真和时序分析。对如何优化硬件资源利用率、提高运算速度等工程实际问题进行了探讨
|
| 关 键 词： | FIR滤波器 窗函数 FPGA VHDL |
| 文章编号： | 1671-7643(2005)01-0046-05 |
| 修稿时间： | 2004-04-19 |
Design of 16 order FIR filter based on FPGA |
| |
| ZHOU Ya-feng,LI Yue-hua,ZHU Hao. Design of 16 order FIR filter based on FPGA[J]. Journal of Nanjing University of Technology, 2005, 27(1): 46-50 |
| |
| Authors: | ZHOU Ya-feng LI Yue-hua ZHU Hao |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
