| 基于FPGA的时钟采样帧发生器设计 |
| |
| 引用本文： | 王玮. 基于FPGA的时钟采样帧发生器设计[J]. 科学技术与工程, 2011, 11(13): 2977-2980 |
| |
| 作者姓名： | 王玮 |
| |
| 作者单位： | 中国兵器工业第202研究所,咸阳,712099 |
| |
| 摘 要： | 在串行通信中,为使系统具有灵活的可编程性和可移植性,减小系统体积,降低开发成本,详细地描述了一种时钟采样帧发生器总体结构。结合FPGA特性和VHDL语言,对时钟采样帧发生器各组成模块进行了接口定义,同时在ModelS im SE中进行了功能仿真验证。圆满完成了基于FPGA的时钟采样帧发生器IP核设计。通过实践表明,设计的时钟采样帧发生器IP核可靠易用,可扩展功能强,满足了实际应用系统的技术要求。
|
| 关 键 词： | 时钟采样帧发生器 FPGA VHDL IP核 |
| 收稿时间： | 2011-01-19 |
| 修稿时间： | 2011-01-26 |
Design of Clock Sampling Frame Generator Based on FPGA |
| |
| Wang Wei. Design of Clock Sampling Frame Generator Based on FPGA[J]. Science Technology and Engineering, 2011, 11(13): 2977-2980 |
| |
| Authors: | Wang Wei |
| |
| Affiliation: | (No.202 Institute of China Ordance Industry,Xianyang 712099,P.R.China) |
| |
| Abstract: | |
| |
| Keywords: | clock sampling frame generator FPGA VHDL IP core |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《科学技术与工程》浏览原始摘要信息 |
|
点击此处可从《科学技术与工程》下载全文 |
|
