| CMOS集成电路闩锁效应的形成机理和对抗措施研究 |
| |
| 引用本文： | 钱敏. CMOS集成电路闩锁效应的形成机理和对抗措施研究[J]. 苏州大学学报(医学版), 2003, 19(4): 31-38 |
| |
| 作者姓名： | 钱敏 |
| |
| 作者单位： | 苏州大学电子信息学院 江苏苏州 215006 |
| |
| 摘 要： | ![]()
以反相器电路为例。介绍了CMOS集成电路的工艺结构；采用双端pnpn结结构模型，较为详细地分析了CMOS电路闩锁效应的形成机理；介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成。这是CMOS集成电路得到广泛应用的根本保障。
|
| 关 键 词： | CMOS集成电路 闩锁效应 形成机理 对抗措施 反相器 双端pnpn结结构模型 可控硅 |
| 文章编号： | 1000-2073(2003)04-0031-08 |
| 修稿时间： | 2003-05-11 |
Study on the mechanism of Latch-up effect in CMOS IC and its countermeasures |
| |
| Abstract: | ![]()
|
| |
| Keywords: | CMOS IC Latch-up effect power dissipation pnpn diode thyristor |
| 本文献已被 CNKI 维普 等数据库收录！ |
