| 小数分频频率合成器中Σ-Δ调制器设计与实现 |
| |
| 引用本文： | 晏敏,徐欢,乔树山,杨红官,郑乾,戴荣新,程呈.小数分频频率合成器中Σ-Δ调制器设计与实现[J].湖南大学学报(自然科学版),2014,41(10):91-95. |
| |
| 作者姓名： | 晏敏 徐欢 乔树山 杨红官 郑乾 戴荣新 程呈 |
| |
| 作者单位： | (1.湖南大学 物理与微电子科学学院，湖南 长沙410082；2.中国科学院 微电子研究所，北京100029) |
| |
| 基金项目： | 湖南省科技计划资助项目(2012GK3151) |
| |
| 摘 要： | 介绍了一种应用于小数分频频率合成器的Σ-Δ调制器的设计,该调制器采用三阶级联的MASH1-1-1结构,并利用流水线技术,提高了调制器的工作频率.电路设计采用Verilog HDL硬件描述语言实现,基于QuartusⅡ工具进行测试验证,结果表明,调制器最高工作频率为240.56MHz.最终采用SMIC 0.18μm CMOS工艺,完成了电路版图设计.芯片面积为34 148.5μm2,芯片总功耗为1.284mW,与传统设计相比,面积降低了31.23%,功耗降低了46.14%.
|
| 关 键 词： | 调制器 频率合成器 MASH1-1-1 流水线技术 CMOS |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《湖南大学学报(自然科学版)》浏览原始摘要信息 |
| 点击此处可从《湖南大学学报(自然科学版)》下载免费的PDF全文 |
|
