|
|||||
|
|
| 基于FPGA的双线性对密码算法并行架构设计 | |
| 引用本文： | 郝中源.基于FPGA的双线性对密码算法并行架构设计[J].南开大学学报,2018(3). |
| 作者姓名： | 郝中源 |
| 作者单位： | 天津大学电子信息工程学院 |
| 摘 要： | 为提高双线性对加密算法在密码芯片中的执行速度,设计并实现了1种面向双线性对加密运算的并行硬件处理架构.该架构中运算单元由2个同步运行的算术核构成,实现了对双线性对算法中有限域运算的并行处理,提高了硬件资源的复用率.设计采用Verilog HDL编码,并基于FPGA实现.与传统方案相比,该方案在满足安全性的条件下实现了较快的速度和较小的面积,能够满足安全密码芯片的应用要求. |
| 本文献已被 CNKI 等数据库收录！ | |