| CMOS集成电路中闩锁效应的模拟 |
| |
| 引用本文： | 邬益民,阮刚. CMOS集成电路中闩锁效应的模拟[J]. 复旦学报(自然科学版), 1988, 0(3) |
| |
| 作者姓名： | 邬益民 阮刚 |
| |
| 作者单位： | 复旦大学微电子学研究所，复旦大学微电子学研究所 1986届本科毕业生 |
| |
| 摘 要： | 为了预测体硅OMOS电路中闩锁效应发生的条件,本文开发了一个改进的集总参数模型,以计算闩锁的维持特性与静态触发特性;提出了一个新的扩展电阻公式以代替费时的二维数值计算。模拟结果与实验数据吻合,对6微米工艺和等比例缩小的3微米工艺CMOS电路中的闩锁效应进行了计算和比较。
|
| 关 键 词： | CMOS集成电路 闩锁 闩锁参数 模型 模拟 扩展电阻。 |
SOME STUDIES ON THE SIMULATION OF LATCH-UP EFFECT IN CMOS IC |
| |
| Wu Yimin,Ruan Gang,. SOME STUDIES ON THE SIMULATION OF LATCH-UP EFFECT IN CMOS IC[J]. Journal of Fudan University(Natural Science), 1988, 0(3) |
| |
| Authors: | Wu Yimin Ruan Gang |
| |
| Affiliation: | Institute of Microelectronics |
| |
| Abstract: | |
| |
| Keywords: | CMOS IC latch-up latch-up parameters model simulation spread resistance. |
| 本文献已被 CNKI 等数据库收录！ |
