| 用现场可编程门阵列进行VLSI设计验证 |
| |
| 引用本文： | 李芳勤,潘永俊,孙玉蛟. 用现场可编程门阵列进行VLSI设计验证[J]. 吉林大学学报(信息科学版), 2001, 19(1): 42-44 |
| |
| 作者姓名： | 李芳勤 潘永俊 孙玉蛟 |
| |
| 作者单位： | 吉林大学计算机工程系,;吉林大学基础部, |
| |
| 基金项目： | 信息产业部科技发展项目;98J20; |
| |
| 摘 要： | 超大规模专用集成芯片的设计是一项比较复杂的工作。常规的设计方法成功率较低 ,利用 EDA (电子设计自动化 )技术在在线可编程逻辑器件上进行大规模集成电路 ( VL SI)设计验证 ,是超大规模集成电路设计较成功的方法 ,本文对该方法的可行性进行了分析 ,并提出了验证方法。
|
| 关 键 词： | 超大规模集成电路 可编程序逻辑阵列 电子设计自动化 |
| 文章编号： | 1000-1794(2001)01-0042-03 |
| 修稿时间： | 2001-02-20 |
Using on the spot-programmable logic arrays to verify VLSI design |
| |
| ILI Fang-qin,PAN Yong-jun,SUN Yu-jiao. Using on the spot-programmable logic arrays to verify VLSI design[J]. Journal of Jilin University:Information Sci Ed, 2001, 19(1): 42-44 |
| |
| Authors: | ILI Fang-qin PAN Yong-jun SUN Yu-jiao |
| |
| Affiliation: | LI Fang-qin1,PAN Yong-jun1,SUN Yu-jiao2 |
| |
| Abstract: | The design of VLSI (Very Large Scale Integration Circuits) chip is a very complex work. General design methods are not all suitable to solve specific problems. Using programmable logical units, through the application of EDA technology to design VLSI is an ideal design method. The feasibility of this method and the method verification technique are given. |
| |
| Keywords: | Very large scade integrated circuits(VLSI) Programmable logic arrays Electronic design automation(EDA) |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
