|
|||||
|
|
| 利用中规模集成电路进行逻辑设计 | |
| 引用本文： | 包瑞刚,侯淑英.利用中规模集成电路进行逻辑设计[J].锦州师范学院学报(自然科学版),2002,23(1):22-24. |
| 作者姓名： | 包瑞刚 侯淑英 |
| 作者单位： | 辽宁工程技术大学职业技术学院，辽宁阜新123000 |
| 摘 要： | 用基本逻辑门电路、多路数据选择器、译码器实现全加器的设计方法。 |
| 关 键 词： | 基本门电路 多路数据选择器 译码器 全加器 中规模集成电路 逻辑设计 组合逻辑电路 |
| 本文献已被 维普 等数据库收录！ | |
|
||||||||||||||||||||||
|
||||||||||||||||||||||
|
||||||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |