|
|||||
|
|
| 高速Viterbi译码器的FPGA实现 | |
| 作者姓名： | 周长华 侯春萍 |
| 摘 要： | 为实现无线局域网技术中的高速Viterbi译码要求，本文提出了一种基于FPGA实现的Viterbi译码器的并行结构，并从路径度量管理着手，合理组织了存储器的结构，理论研究和实验结果均表明，此种结构具有译码速度快，结构简单，易于实现的优点． |
| 关 键 词： | 高速Viterbi译码器 FPGA 现场可编程门阵列 加比选单元 路径度量管理 维特比算法 |
| 本文献已被 维普 等数据库收录！ | |
|
||||||||||||||
|
||||||||||||||
|
||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |