| TD-SCDMA系统中维特比译码器的硬件实现 |
| |
| 引用本文： | 钟文枫,郑建宏. TD-SCDMA系统中维特比译码器的硬件实现[J]. 重庆邮电大学学报(自然科学版), 2005, 17(4): 385-387 |
| |
| 作者姓名： | 钟文枫 郑建宏 |
| |
| 作者单位： | 重庆邮电学院 移动通信工程研究中心，重庆 400065 |
| |
| 基金项目： | 国家高技术研究发展计划（863计划）（2004AA123150） |
| |
| 摘 要： | TDSCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一，维特比译码器是一种人们广泛采用的卷积编码的解码器；通过分析卷积编码及维特比译码的过程，介绍了一种适合TDSCDMA系统中软判决维特比译码器实现的硬件结构，此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。
|
| 关 键 词： | TDSCDMA 信道编码 维特比译码器 FPGA ASIC |
| 收稿时间： | 2004-11-16 |
Hardware implementation of Viterbi decoder in TD-SCDMA system |
| |
| Abstract: | TD-SCDMA System adopts convolutional code with constranit length of 9 as one of channel-coding schemes.In practice, viterbi decoder is a popular decoder for convolutional code.This article analyzes the Convolutional coding and Viterbi decoding and presents a hardware structure of the soft-decision Viterbi decoder suitable for TD-SCDMA System. |
| |
| Keywords: | TD-SCDMA channel-coding Viterbi decoder FPGA ASIC |
|
| 点击此处可从《重庆邮电大学学报(自然科学版)》浏览原始摘要信息 |
|
点击此处可从《重庆邮电大学学报(自然科学版)》下载全文 |
