全文获取类型
收费全文 | 2340篇 |
免费 | 87篇 |
国内免费 | 184篇 |
专业分类
系统科学 | 279篇 |
丛书文集 | 90篇 |
教育与普及 | 28篇 |
理论与方法论 | 6篇 |
现状及发展 | 22篇 |
综合类 | 2186篇 |
出版年
2024年 | 4篇 |
2023年 | 45篇 |
2022年 | 37篇 |
2021年 | 36篇 |
2020年 | 39篇 |
2019年 | 46篇 |
2018年 | 35篇 |
2017年 | 49篇 |
2016年 | 51篇 |
2015年 | 60篇 |
2014年 | 114篇 |
2013年 | 96篇 |
2012年 | 102篇 |
2011年 | 122篇 |
2010年 | 125篇 |
2009年 | 150篇 |
2008年 | 159篇 |
2007年 | 173篇 |
2006年 | 142篇 |
2005年 | 133篇 |
2004年 | 107篇 |
2003年 | 127篇 |
2002年 | 106篇 |
2001年 | 92篇 |
2000年 | 80篇 |
1999年 | 75篇 |
1998年 | 60篇 |
1997年 | 57篇 |
1996年 | 48篇 |
1995年 | 33篇 |
1994年 | 30篇 |
1993年 | 14篇 |
1992年 | 19篇 |
1991年 | 9篇 |
1990年 | 13篇 |
1989年 | 9篇 |
1988年 | 7篇 |
1987年 | 2篇 |
1986年 | 1篇 |
1984年 | 1篇 |
1982年 | 1篇 |
1962年 | 2篇 |
排序方式: 共有2611条查询结果,搜索用时 13 毫秒
1.
针对应用于音频设备中的∑-ΔADC,提出一款改进的∑-ΔADC调制器.该调制器结构改进传统调制器的结构并对调制器系数进行优化,克服传统∑-ΔADC调制器结构的缺点,同时对调制器中的两个关键电路即OTA放大器和比较器也进行优化,极大改善了OTA放大器和比较器性能.改进后的调制器具有低电压、低功耗、高精度和较好的鲁棒性的特点.该调制器采用1.2 V低电压供电,过采样比(OSR)为128,采样频率为6.144 MHz,信号带宽为20 kHz.基于SMIC0.11μm的工艺下,完成了∑-ΔADC调制器的版图设计,并最终流片成功.芯片流片后的成测结果表明,调制器的信噪比达到102.4 dB,有效位达到16.7 bit,调制器的整体功耗仅1.17 mW左右,整个调制器的版图的面积仅为0.122 mm2左右.调制器的成测性能指标表明,该调制器是音频芯片中∑-ΔADC电路的良好选择. 相似文献
2.
随着SAR成像技术的快速发展,SAR图像覆盖的地域范围与成像精度也在迅速增长,这对SAR图像拼接工作的实时性提出了挑战;文章对SAR图像序列特征进行深入分析,提出了采用基于分割的完全二叉树模型进行SAR图像的并行拼接,并使用MPI点对点通信方式对之进行了不同数量机群规模下的实现;对比实验证明,基于该方法的并行拼接工作比传统并行拼接方法在降低拼接时耗上更加有效,且并行拼接后的完整图像效果良好. 相似文献
3.
价值敏感设计方法探析 总被引:3,自引:0,他引:3
价值敏感设计是一种基于人类价值原则与行为方式的技术设计方法。就其实践场域而言,价值敏感设计从计算机系统设计扩展至信息技术及其衍生领域,最终将应用于"会聚技术"的设计研发中。作为一种设计方法,价值敏感设计拥有前摄、互动、迭代和关涉利益相关者等显著特质。鉴于价值敏感设计以新兴技术为践行对象,其理论体系的建构是在技术设计案例中完成的。 相似文献
4.
雷晓强 《云南大学学报(自然科学版)》2004,26(B07):12-15
设有p台处理机要加工n项任务,当每项任务t在时刻i和处理机j上被开始执行时,都有一个不可间断的加工时间l(t,i,j)∈{k1,k2},我们的目标是要找一个可行方案σ,使得总的完工时间最短.该问题是NP-完备的,本文给出该问题的一个近似算法。 相似文献
5.
6.
高端计算软件平台是整机系统实现友善性、可用性和高效性的基本保障。随着计算处理规模愈来愈大,以及Peertopeer和Grid这类新型计算模式的出现,平台软件的设计面临新的挑战。首先,对高端计算软件平台发展状况以及面临的设计难题进行论述和分析;然后,介绍一个高端计算平台软件系统设计情况,并进行讨论。 相似文献
7.
张志跃 《山东大学学报(理学版)》2002,37(2):120-123
应用交替分段显-隐方法求解变系数对流扩散方程,此方法具有很好的并行性且无条件稳定。 相似文献
8.
采用CPLD芯片实现了单片机与PC/104总线接口的并行通信,保证了响应的实时性。 相似文献
9.
A general and efficient parallel approach is proposed for the first time to parallelize the hybrid finiteelement-boundary-integral-multi-level fast multipole algorithm (FE-BI-MLFMA). Among many algorithms of FE-BI-MLFMA, the decomposition algorithm (DA) is chosen as a basis for the parallelization of FE-BI-MLFMA because of its distinct numerical characteristics suitable for parallelization. On the basis of the DA, the parallelization of FE-BI-MLFMA is carried out by employing the parallelized multi-frontal method for the matrix from the finiteelement method and the parallelized MLFMA for the matrix from the boundary integral method respectively. The programming and numerical experiments of the proposed parallel approach are carried out in the high perfor- mance computing platform CEMS-Liuhui. Numerical experiments demonstrate that FE-BI-MLFMA is efficiently parallelized and its computational capacity is greatly improved without losing accuracy, efficiency, and generality. 相似文献
10.
并行交替式ADC系统中采样时间偏差、Offset失配、Gain失配三种系统误差,它们降低了系统的性能。然而,Offset失配误差可以作为Dither信号,通过一定的信号处理可以提高系统的性能。本文研究了这种Offset Dither信号对系统的影响,得出了提高系统分辨力的结论,为Offset Dither技术的应用提供了理论基础。 相似文献