基于原模图LDPC码的不等保护传输性能研究

不等错误保护（unequal error protection,UEP）是多媒体数据传输的一个重要举措。在接收状态不理想的情况下,采用不等错误保护技术能够有效地保护传输过程中更重要的数据。利用星座图中信号点高低比特位的不同错误性能,将JPL（jet propulsion laboratory）实验室提出的易于实现且性能优异的原模图低密度奇偶校验码 〖JP2〗（protograph low density parity check,PLDPC）与四进制脉冲幅度调制 （pulse amplitude modulation,4PAM）相结合实现在加性高斯白噪声信道 （additive white Gaussian noise channel,AWGNC）下传输数据的不等保护。仿真结果表明,当码长较小时,原模图LDPC码与规则LDPC码不等保护性能相当,随着码长增长,原模图LDPC码的性能优于规则LDPC码。     

可快速编码的多码率原模图LDPC码设计

原模图LDPC码的实际应用涉及到两个问题:快速编码和编码复杂性.与其他LDPC码相比,原模图LDPC码的结构适合快速解码,但不一定能够实现快速编码.现有的原模图LDPC码的编码是根据生成矩阵进行编码,因其生成矩阵不是稀疏的,所以存在编码复杂性问题,这给编码器的硬件实现带来较大的困难.为了降低原模图LDPC码编码复杂度,本文提出一种可快速编码的多码率原模图LDPC码的设计,提出的多码率原模图LDPC码不存在4环,无低码重码,其快速编码算法能够降低编码复杂性,使编码器的硬件易于实现.在AWGN信道仿真结果表明,提出的可快速编码的多码率LDPC码的误码率性能和纠错性能优于GB20600 LDPC码.     

基于等差数列与原模图的QC-LDPC码构造方法

针对准循环低密度奇偶校验 (quasi-cyclic low-density parity-check, QC-LDPC)码循环置换矩阵的移位次数确定问题,提出一种基于等差数列与原模图(arithmetic progression and protograph, APP)构造QC-LDPC码的新方法。该方法通过特殊等差算法得出等差数列,原模图结合该等差数列得到待扩展的基矩阵。该方法所构造的QC-LDPC码可灵活地选择码长和码率,而且其校验矩阵的围长至少为8。使用Matlab搭建了通信系统仿真模型,并在此模型基础上基于该构造方法构造的APP-QC-LDPC(4000,2000)码进行了模拟仿真。仿真结果表明,在相同条件下,当误比特率(bit error rate, BER)为10-6时,所构造码率为0.5的APP-QC-LDPC(4000,2000)码相对于基于渐进边增长(progressive edge growth, PEG)算法构造的PEG-QC-LDPC(4000,2000)码、基于等差数列(arithmetic progression, AP)算法构造的AP-QC-LDPC(4000,2000)、基于修饰(masking, M)技术所构造的M-QC-LDPC(4000,2000)码和基于最大公约数(greatest common divisor,GCD)算法所构造的GCD-QC-LDPC(4000,2000)码分别能改善约0.46,0.55,0.9和1.06 dB的净编码增益(net coding gain, NCG),具有较好的纠错性能。     

码率自适应原模图LDPC码的设计

无线通信信道的时变性,使得纠错编码必须具备码率自适应的功能。原模图低密度奇偶校验码（low density parity check code,LDPC）可通过删余和扩展实现码率自适应,并能解决传统LDPC码编码复杂度高的难题。将具有原模图结构的AR4JA码（accumulate repeat-4 jaggedaccumulate code）作为母码,提出“逐节点删余”算法,实现AR4JA码率从0.5～0.8的变化,利用矩阵扩展实现码率从0.5～0.25的降低。在加性高斯白噪声信道（additive white Gaussian noise,AWGN）下的仿真结果表明,在BER为10-6数量级处,结合删余和扩展方法构造的码率自适应AR4JA码并未出现错误地板。     

面向磁记录信道的原模图LDPC码译码器的FPGA设计

针对传统原模图低密度奇偶校验（low density parity check,LDPC）码在译码硬件实现中,由于采用随机扩展方式,导致数据拥塞和布线困难,继而产生译码延时和资源消耗的提高及吞吐量的下降问题,通过2步准循环扩展得到了适于硬件实现的码字结构,设计了一种面向磁记录信道的原模图LDPC码译码器。该译码器信息更新采用基于TDMP（turbo decoding message passing）分层译码的归一化Min-Sum算法使得译码器具有部分并行架构;同时为了降低译码时间及功耗,给出一种低资源消耗的提前终止迭代策略。硬件实现结果表明,该译码器的译码性能十分接近相应的浮点算法,在低资源消耗的前提下,工作频率可达183.9 MHz,吞吐量为63.3 Mbit/s,并可同时适用于多种原模图LDPC码。     

PLDPC码的相关信源联合译码系统设计与分析

为了在保证纠错性能的情况下提高相关信源联合译码(joint decoding of correlated sources,JDCS)系统的可实现性,将具有结构化特性、易于实现的原模图LDPC(protograph-based LDPC,PLDPC)码引入JDCS系统.针对传统基于原模图的外部信息转移(protograp...     

一类适用于部分响应信道的原模图LDPC码

摘要： 对于加性高斯白噪声信道,JPL实验室提出了一类硬件实现简单、错误地板低的AR4JA原模图LDPC(low-density-parity-check)码,但该码型不适用于PR(partial response)信道. 文中针对PR信道中典型的ERP4信道,提出一类新的近似规则原模图LDPC码,并且利用有限长外信息传递算法对该码型进行分析. 在EPR4信道下 的仿真表明,相对于目前在该信道下性能良好的规则LDPC码,在低信噪比和高信噪比区域,这类新的近似规则原模图码型具有显著的编码增益和更低的错误地板.     

基于滑动窗译码的不规则原模图LDPC卷积码的构造(英文)

时延是现代通信系统的一个重要指标。滑动窗译码能够在保证性能的基础上降低时延。基于滑动窗译码提出了一种不规则原模图低密度奇偶校验(low density parity check,LDPC)卷积码的构造方法。通过对基于AR4JA(accumulate-repeat-by-4-jagged-accumulate)的LDPC卷积码在AWGN(additive white Gaussian noise)信道下的P-EXIT性能分析发现,利用这种构造方式能够设计出多码率并且在BP译码和滑动窗译码方式下都能逼近容量限的LDPC卷积码。计算机仿真证明了基于AR4JA的LDPC卷积码性能优于规则的LDPC卷积码,而且在滑动窗译码方式下在降低至少56.7%时延的同时表现出了很好的性能。结合提出的不规则原模图LDPC卷积码的构造方法和滑动窗译码得到了一种能够实现译码时延与码字性能良好折中的码字构造有效方式。     

基于滑动窗译码的不规则原模图LDPC卷积码的构造

时延是现代通信系统的一个重要指标。滑动窗译码能够在保证性能的基础上降低时延。基于滑动窗译码提出了一种不规则原模图低密度奇偶校验(low density parity check,LDPC)卷积码的构造方法。通过对基于AR4JA(accumulate-repeat-by-4-jagged-accumulate) 的LDPC卷积码在AWGN（additive white Gaussian noise）信道下的P-EXIT性能分析发现,利用这种构造方式能够设计出多码率并且在BP译码和滑动窗译码方式下都能逼近容量限的LDPC卷积码。计算机仿真证明了基于AR4JA的LDPC卷积码性能优于规则的LDPC卷积码,而且在滑动窗译码方式下在降低至少56.7％时延的同时表现出了很好的性能。结合提出的不规则原模图LDPC卷积码的构造方法和滑动窗译码得到了一种能够实现译码时延与码字性能良好折中的码字构造有效方式。