首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   9篇
  免费   0篇
系统科学   2篇
综合类   7篇
  2018年   1篇
  2014年   1篇
  2012年   3篇
  2011年   2篇
  2005年   2篇
排序方式: 共有9条查询结果,搜索用时 15 毫秒
1
1.
神经突触的STDP(Spike Timing Dependent Plasticity)机制被认为是脑神经网络中最重要的机制之一,最有效的模拟STDP神经突触的方法是建立神经突触的离子通道的动力学模型。目前的STDP突触系统建模均存在一定的缺陷,不能很好地解释STDP机制的细胞分子生物反应原理或者得到STDP的时间非对...  相似文献   
2.
研究显示2010年少数民族平均余命较全体男性少10.14岁,女性少7.77岁.台湾少数民族生活习惯、文化习性和汉族大相径庭,了解少数民族文化意涵,找出问题行为的焦点,再以合于其文化内涵、习性、生活习惯的内容进行卫生教育宣导与健康促进措施工作是不二法门.201 2年2月以便利取样方式在某一少数民族总户数为1 23户之少数民族部落完成91户134人及本医院附近之城市社区67户178人之访问与社区踏查,发现在20项健康相关行为中有12项,此二地区有显著差异,其中只有2项少数民族地区优于城市社区.经由分析知悉可善用少数民族地区之优势据以改善其不利之处,当然对于其较弱势之处必须强化各项公共设施及投注人力物力财力以促居民能力之启迪与培训提升.  相似文献   
3.
研究性教学是一种教学理念,也是一种教学组织形式,更是一种师生关系;是大学的一种有效教学方式,是其他教学方式的重要补充和发展。合理设计多层次的实践(实验)教学是专业性强的课程教学中重要的环节。文中以省级精品课程《微处理器系统结构与嵌入式系统设计》和国家级精品课程《ASIC设计》的本科教学实践体会,提出了该类课程实验实践性教学的措施和建议,并给出了实践性教学所取得的效果。  相似文献   
4.
研究了无线自组网中动态拓扑下节点时间同步存在的问题,提出了一种自适应的时间同步算法。通过采用基于发送-接收模式的同步方法建立节点之间的时延关系表,运用局部加权回归对洪泛时间同步协议中的时间戳进行拟合,再对拟合曲线估计的时间和由节点的动态时延表得到的时间进行综合分析,完成节点时间同步。仿真结果表明,在动态无线自组网中,与传统的同步算法相比,所提算法使得同步过程所需传输的分组数量平均降低了30%左右,全网节点间的时钟同步精度平均提高了26%左右。  相似文献   
5.
电子设计竞赛与创新实验室建设   总被引:14,自引:6,他引:8  
从电子设计竞赛的试题分析出发,讨论了传统实验模式的局限性,在此基础上提出了创新实验室的建设思路,并对创新实验室的实验项目设计、实验过程实施、实验设备管理和实验成绩考核等作了深入分析.  相似文献   
6.
为适应国内计算机技术与微电子技术的快速发展,结合教育部要求加强培养具有高素质创新型应用人才的指导思想,电子科技大学针对行业需求对微机系列课程的教学内容和教学方法进行了全面的改革。文中针对全新的、结合计算机体系结构与组成原理和嵌入式系统设计技术的、基于SoC/ASIC设计技术的微机课程改革方向,重点探讨了该课程的实验教学改革思路与措施。实践证明,改革在"教"与"学"两方面都取得了较好的效果,有效地改善了课程的实验教学效果,提高了课程的实验教学质量。  相似文献   
7.
文中以通信信号处理、专用集成电路设计、嵌入式系统开发等为基础,设计并实现了基于ARM与现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的数字通信综合实验系统,开发了大量通信类专用信号处理电路设计实验资源。以QPSK调制解调器设计实验为例,展示了该实验系统平台上的实验过程及思路。数字通信实验系统资源丰富,设计思路新颖,涵盖知识面广,实验内容灵活创新,增强了学生的创新意识,开拓了学生的专业视野,提高了学生的实践能力,使学生更全面地掌握面向实际应用的通信专业技术知识和项目开发流程。  相似文献   
8.
对目前几种主要的IP QoS模型进行了较详细的分析,比较了它们的优缺点.着重讨论了DiffServ MPLS模型的结构和功能.最后对IP QoS的发展进行了展望.  相似文献   
9.
在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。  相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号