五级流水线 RISC-V 处理器软硬件协同仿真验证

针对国内 RISC-V(Reduced Instruction Set Computer-Five)处理器领域的空白以及对处理器性能的优化问 题, 将开源 3 级流水线 RISC-V 处理器 VScale 扩展为 5 级流水线处理器。 在对比 3 级流水线和 5 级流水线的差 异的基础上, 为 5 级流水线设计了冒险检测以及旁路单元, 解决了 5 级流水线的数据相关问题, 并为该处理器 编写外设(LCD1602、 UART)控制器, 最终在 FPGA(Field-Programmable Gate Array)开发板上实现了软硬件协同 仿真。 仿真结果表明, 扩展后的处理器运行正常, 且速度比扩展前的处理器快约 30%。     

用VC++实现WinXP下并口步进电机控制

为克服Windows系统对并口直接访问的限制,提出了一种直接利用计算机并行接口来控制步进电机的新方法.通过采用PortTalk静态连接库,利用Microsoft Visual C 语言,在WindowsXP平台上实现了通过计算机并行接口进行步进电机转速、转向的精确控制,并在手动单色仪改造中实现了从600～1 700 nm波长范围的20 s快速扫描以及瞬间起停,利用该方法还实现了计算机直接控制精密位移平台,步进距离约为1 μm,与直接购买自动仪器相比可节省大量资金,并减少测试系统软件二次开发的难度.该方法可用于实验室及工业新旧仪器的改造与设计.     

适用于微弱信号检测的低噪声仪表放大器

为解决传统仪表放大器的噪声与纹波等问题,设计了一种能测量微弱电信号的低噪声电容耦合斩波仪表放大器( CCIA: Capacitively-Coupled Chopper Instrumentation Amplifier) ,实现了极低的增益误差与等效噪声。通过采用斩波结构使输入共模电压达到轨对轨范围; 两级折叠式共源共栅放大器能有效地提升开环增益;同时,纹波减少环路( ＲＲL: Ｒipple Ｒeduction Loop) 可抑制CCIA 输出端的斩波纹波; 可调正反馈回路( TPFL:Tunable Positive Feedback Loop) 能提升CCIA 的输入阻抗; 最后,直流伺服回路( DCL: DC Cancellation Loop) 能抑制电极偏移并有利于微弱信号检测。CCIA 采用标准0． 18 μm CMOS 工艺实现,仿真结果表明,电路的增益误差为0． 11%,在100 Hz 下,等效输入参考噪声为6． 98 nV。     

计算机应用系列实验教学仪器的设计与实现

根据计算机控制与应用实验课大纲的要求, 结合当前比较先进实用的几项计算机应用新技术, 在项目内容和实验装置方面进行了系统设计与实现, 设计研发了配套的“计算机应用系列实验教学仪器”, 通过计算机学院四届3 000多名学生的使用表明, 效果良好.     

计算机学院嵌入式实验室建设初探

通过对嵌入式系统教学特点及相应实验室建设内容的分析, 对吉林大学计算机科学与技术学院嵌入式实验室进行了全方位的规划, 并对如何建立嵌入式系统专业实验室进行了探讨. 确立了以基础实验室建设为中心、 以关键技术优势或自身技术优势为基本点建设嵌入式实验室的指导方针.