排序方式: 共有2条查询结果,搜索用时 31 毫秒
1
1.
具有高速并行译码结构LDPC码的构造 总被引:1,自引:1,他引:0
针对可实现高速并行译码的低密度校验(LDPC)码,提出了一种LDPC码的构造方法.该方法用代数的方法构造一个校验矩阵,适当地选择构造时的参数,可以消除校验矩阵中的小环,以保证所构造码字的性能;再按照一定的规则对所构造校验矩阵的行进行重新排列,可使得重排后的矩阵具有分块结构.仿真结果表明,采用这种分块结构,使得LDPC码的部分并行译码在工程实现上成为可能,按照该方法构造的LDPC码的性能与随机构造的码字相当. 相似文献
2.
针对高速数字接收机中的位同步问题,提出了一种位同步与滤波联合实现结构.该结构利用一次快速傅里叶变换(FFT)运算将信号变换至频域,从中提取定时信息并实现定时恢复,同时完成滤波处理,极大地降低了系统的运算量,节约了硬件资源,并且能够先于载波同步稳定工作.理论分析与仿真结果表明,该结构算法复杂度低,比常用时域方法减少了约60%的运算量,能够在中等信噪比条件下(15 dB以上)准确实现位同步,适用于高速调制解调系统. 相似文献
1