首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   2篇
  免费   0篇
  国内免费   1篇
综合类   3篇
  2010年   1篇
  2007年   1篇
  2001年   1篇
排序方式: 共有3条查询结果,搜索用时 0 毫秒
1
1.
利用密度泛函理论(DFT)系统研究了掺碳的SiO2低κ互连介质(SiOC)的吸湿问题.比较了Si-CH3和Si-CH2-Si这两种反应位与H2O的反应,研究发现—CH3更加容易与水反应而脱离SiOC薄膜.还研究了多个水分子吸附于Si-CH3反应位情况下的吸水反应.当SiOC薄膜表面吸附多个水分子,并且水分子以二聚物形式存在时,吸水反应的势垒明显降低.  相似文献   
2.
通过精确控制在Pt衬底上制备NiOx薄膜的工艺过程,制备出阻值窗口增大5倍以上,高低阻态稳定的TiN/NiOx/Pt结构阻变存储器.研究发现,NiOx薄膜的多晶态结晶结构和化学组分,尤其是Ni元素的化学态,是影响NiOx阻变存储器阻值窗口和稳定性的主要因素.X射线光电子能谱和X射线多晶体衍射测试结果表明,当NiOx薄膜中间隙氧或Ni2+空位增多时,Ni2+会被氧化成为Ni3+以保持电中性,Ni3+离子在材料中引入空穴导致P型氧化物NiO的漏电流增大.基于此机理,提出通过提高淀积温度、降低氧气分压的方法抑制NiOx薄膜中间隙氧或Ni2+空位的产生,降低TiN/NiOx/Pt结构阻变存储器关态漏电流,增大阻值窗口.这种基于工艺的性能增强方法,在NiOx阻变存储器实际应用中有良好前景.  相似文献   
3.
低k介质对CMOS芯片动态功耗的影响   总被引:1,自引:0,他引:1  
利用CMOS电路动态功耗模型,对采用不同介电常数绝缘介质的CMOS集成电路进行模拟,研究了不同特征尺寸集成电路中低介电常数绝缘介质薄膜对电路动态功耗的影响.发现集成电路特征尺寸越小,电路功耗-延迟积与金属互连长度的线性关系越好.并且随绝缘介质介电常数降低,电路动态功耗的两个部分:状态翻转功耗与直通短路功耗,都有明显的降低.因此在ULSI中采用低介电常数绝缘介质是降低电路功耗的一种十分有效的途径.  相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号