漫谈陶瓷釉上彩风景写生画技法

本文对陶瓷釉上彩风景写生画技法进行了阐述,并特别指出了修改的重要性和方法。     

提高开放式电阻抗成像检测深度的方法研究

在分析影响开放式电阻抗成像检测深度的关键因素和解决途径的基础上,针对实际应用建立了人体躯干二维截面物理模型和相应的数学模型,提出了表面激励、背电极激励和手电极激励等三种激励模式,并采用有限元法进行仿真评估。仿真结果表明,背电极激励和手电极激励能使激励电流更多地分布于被测对象深部区域,相应地能使边界电压对被测对象内部阻抗具有更高的灵敏度,从而提高开放式电阻抗成像的检测深度,比表面激励模式更加适合于开放式电阻抗成像的应用。     

三维电阻抗成像系统激励模式仿真分析

为克服电阻抗成像(electrical impedance tomography, EIT)信息量少,正、逆问题计算时由于实际三维场近似到二维时引入误差等弊端,在开放式EIT基础上改进一维电极阵列为二维电极阵列,拓展求解域到整个三维场,以增加信息量,消除模型误差。针对目前EIT的几种激励模式,运用有限元法求解不同模式下的正问题,以区分度和表面投影成像的方法评估各种激励模式对三维场域内扰动的敏感度。结果表明背电极方式在探测深度、精度上具有明显优势,临床应用简便,可为下一步三维EIT的研究提供参考。     

电阻抗成像中高速高精度数字相敏检波器设计

电阻抗成像对测量系统的精度和速度都有较高要求,为此研制了基于现场可编程门阵列(field programmable gate array,FPGA)的数字相敏检波器(digital phase-sensitive detector,DPSD)用于电阻抗成像的数据测量.在分析DPSD原理的基础上,推导出信噪比与采样点数和采样分辨率的关系.给出了测量系统的实现方案,提出了基于直接数字频率合成(direct digitalsynthesis,DDS)技术的模数转换器(analog-to-digital converter,ADC)时钟设计方法.采用高速多通道ADC芯片,辅以低抖动ADC时钟电路,最终由FPGA实现实时DPSD算法.实验测试结果显示,测量准确度可达0.03%,系统信噪比可达85dB.琼脂模型成像实验证明其性能可以较好地满足电阻抗成像的要求.