波兰表达式构成图及顶点数的探讨

基于Wong波兰表达式的理论,引入图论的方法来研究版图设计.构造以波兰表达式为顶点的图,并建立树与Dyck path的一一对应最终计算出此图的顶点个数.     

基于矩形宏模块的片上系统布图规划算法

布图规划和布局是集成电路片上系统物理设计的基本问题之一。总结了作者提出的几个新的布图规划和布局优化算法及其特点。基于随机优化算法 ,提出了角模块序列表示方法和基于这一表示方法的包含各种布图约束的布图规划和布局算法。提出的基于约束图的布图规划表示 ,为研究序列队 (SP)、变形网格 (BSG)、有序树 (O- tree)等表示之间的关系奠定了理论基础。基于“最小自由度优先原则”,提出了迄今最快的确定性布图规划与布局算法。提出了基于解空间平滑的布图规划和布局算法。该算法与基于模拟退火的算法相比性能更加健壮稳定。在解空间平滑中首次考虑了局部平滑效应 ,这是对解空间平滑方法从原理上的重要改进     

边界约束下的增量式布图规划算法

快速地在局部范围内调整布图已经成为一种设计需要。该文提出了一种二阶段法来实现边界约束下的增量式布图规划算法。根据已有布图规划建立松弛推移图,直观描述各模块之间"空白区"和松弛量的情况;同时建立模块交换图,记录所有具有形状相似特征的模块集合,基于这2个图进行增量式布图规划。第1阶段,基于推移图和交换图调整布图规划,使其满足边界约束。第2阶段,再次利用交换图进行互连性能优化。实验结果表明该算法在较短的时间里不仅对原有布图规划进行了有效调整满足了给定的所有的几何约束,而且还保证了芯片的面积和线长效果。     

基于混合差分进化算法的VLSI布图规划

基于B*-tree布局表示法,结合差分进化算法的全局搜索能力和局部搜索,提出了一种用于VLSI布图规划的混合差分进化算法,并使用MCNC标准数据进行测试.实验结果表明该算法是有效的.     

求解VLSI不可二划分布图规划问题的混合遗传算法

超大规模集成电路(VLSI)布图规划是VLSI物理设计的关键环节之一,对集成电路的芯片面积、线长等性能指标有重大影响.基于B*-tree的结构表示,结合遗传算法的思想,提出一种用于解决VLSI不可二划分布图规划问题的混合遗传算法,并用MCNC标准测试例子对所设计的算法进行测试,证明该算法的有效性.     

带障碍增强型O-Tree布图规划算法

扩展了现有的基于O-Tree的布图算法,提出了一种可以处理带障碍模块的布图算法.修改了原算法中对O-tree的扰动(perturbing)方法,扩展了算法在布图解空间中的搜索范围.修改后的算法对自由模块进行布图,并通过消除自由模块与障碍之间的重叠,得到满足障碍位置约束的布图;其时间复杂度为O(n7/2m),其中n是自由模块的数目,m是障碍的数目.布图测试电路的运行结果显示,修改后的算法比原算法可以得到更优化的布图结果.