小频率步距程控锁相信号源

研制一种电流变高压电源的标准参考信号。方法用一种具有两个可编程分频器的锁相频率合成电路和０９８单片机,按照特定的频率合成算法实现分频参数的计算与系统控制,     

基于FPGA的小功率立体声发射机的设计

介绍了基于FPGA,利用数字频率合成技术实现的小功率立体声FM调频发射机的设计.采用FPGA完成对核心芯片MC145152的控制,可自动改变并测量发射频率并用液晶显示;同时实现了频率扩展、自制音源、立体声编码等功能,使该方案更加完善、实用.本设计基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的XC2S2005PQ-208芯片上编程实现,经测试,整机功能齐全,性能指标优良.     

一种高速14/16双模相位开关预分频器

分析了无线通信领域频率综合器的关键模块高速预分频器(prescaler)的设计方法,并根据电路要求设计了一个适用于WLAN 802.11a/b/g标准的14/16双模相位开关预分频器.该电路采用SMIC 0.18μm CMOS工艺实现,总芯片面积470μm×420μm.测试结果表明在1.8 V电源电压下它的正常分频范围高达1.46~6 GHz.当输入频率为6 GHz时,电路在14和16两种分频模式下相位噪声分别为-117.70 dBc/Hz@10 kHz和-118.36 dBc/Hz@10 kHz.     

锁相环中低电流失配电荷泵的设计

提出了一种应用于低供电电压低相位噪声锁相环系统的低电流失配的电荷泵电路。仿真结果表明,输出电压0．4V～1．3V范围内。电荷泵上下电流失配小于1％,满足低供电电压锁相环系统对电荷泵的要求。电路采用中芯国际0．18μm标准数字工艺参数仿真。     

基于AD9858的DDS＋PLL频率合成器

基于锁相频率合成技术（PLL）和直接数字频率合成技术（DDS）各有其优缺点,文章将两者结合,提出设计方案,并给出了主要的硬件电路设计,以产生符合预期要求的雷达信号。设计以AD9858为核心器件,输出DDS频率信号,为PLL提供参考输入信号。PLL中的鉴相器采用ADF4107,同时利用FPGA对两者进行方便的控制,可以获得较快的频率转换时间,相位噪声为-90dBc/Hz且杂散优于-70dBc的雷达信号。最终得到一个综合指标较高的系统。     

伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径。该合成器采用DDS芯片（AD9852）激励PLL（Q3236）的方案,控制单元采用TI公司的DSP芯片TMS320C31,将DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来,获得了更高的频率合成性能,其主要技术指标为：相位噪声小于-100dB/Hz（偏离载频1kHz处）,杂散电平小于-60dB。     

数字式可编程锁相环光栅信号倍频器

用微型计算机控制锁相环(PLL)可对计量光栅信号进行数字倍频。用这种技术产生的角度定标脉冲去量度齿轮传动链误差比用时钟脉冲合理,有助于提高光栅仪器的动态检测精度。     

基于PLL的HFC网管数据调制器设计

设计了基于PLL的HFC网络数据调制器．调制方式采用FSK，频偏为100kHz．这种数据调制器频率稳定度高，覆盖范围宽，并且可实现载波频率捷变．     

基于DDS技术的FM信号发生器的设计及其FPGA实现

以FPGA为主要硬件,采用直接数字频率合成技术结合嵌入式锁相环,开发出了一种具有数字调制功能的FM信号发生器,并在自行研制的ALTERA Cyclone实验板上得到实现.经调试,该信号发生器的频率分辨率为0.596 HZ,最高输出载波频率达到10 MHz,同时具有输出相位连续,抗干扰能力强等优点.     

锁相环时域抖动的分析与仿真

分析造成锁相环时域抖动的原因的基础上,提出了一种时域抖动的仿真方法,用于确定锁相环的输出短期抖动和经过分频器后的长期抖动.