全文获取类型
收费全文 | 136篇 |
免费 | 2篇 |
国内免费 | 3篇 |
专业分类
系统科学 | 11篇 |
丛书文集 | 4篇 |
综合类 | 126篇 |
出版年
2023年 | 1篇 |
2022年 | 1篇 |
2021年 | 2篇 |
2020年 | 4篇 |
2019年 | 2篇 |
2018年 | 2篇 |
2017年 | 3篇 |
2016年 | 1篇 |
2015年 | 3篇 |
2014年 | 8篇 |
2013年 | 7篇 |
2012年 | 6篇 |
2011年 | 9篇 |
2010年 | 13篇 |
2009年 | 8篇 |
2008年 | 13篇 |
2007年 | 9篇 |
2006年 | 10篇 |
2005年 | 8篇 |
2004年 | 7篇 |
2003年 | 2篇 |
2002年 | 1篇 |
2001年 | 2篇 |
2000年 | 3篇 |
1999年 | 1篇 |
1998年 | 1篇 |
1996年 | 5篇 |
1995年 | 2篇 |
1993年 | 1篇 |
1992年 | 1篇 |
1990年 | 2篇 |
1989年 | 1篇 |
1987年 | 1篇 |
1986年 | 1篇 |
排序方式: 共有141条查询结果,搜索用时 62 毫秒
1.
针对应用于音频设备中的∑-ΔADC,提出一款改进的∑-ΔADC调制器.该调制器结构改进传统调制器的结构并对调制器系数进行优化,克服传统∑-ΔADC调制器结构的缺点,同时对调制器中的两个关键电路即OTA放大器和比较器也进行优化,极大改善了OTA放大器和比较器性能.改进后的调制器具有低电压、低功耗、高精度和较好的鲁棒性的特点.该调制器采用1.2 V低电压供电,过采样比(OSR)为128,采样频率为6.144 MHz,信号带宽为20 kHz.基于SMIC0.11μm的工艺下,完成了∑-ΔADC调制器的版图设计,并最终流片成功.芯片流片后的成测结果表明,调制器的信噪比达到102.4 dB,有效位达到16.7 bit,调制器的整体功耗仅1.17 mW左右,整个调制器的版图的面积仅为0.122 mm2左右.调制器的成测性能指标表明,该调制器是音频芯片中∑-ΔADC电路的良好选择. 相似文献
2.
3.
4.
本文是利用单片机来实现的室内甲醛浓度的测试,设计的总体思路是接收信号-信号转换-数据采集-存储-显示。首先是利用甲醛传感器将气体转换为电信号。当空气被其内部的采样系统吸收后,产生一个与甲醛浓度成正比的电流,此电流经过甲醛模块的信号调理,经电流电压转换器RCV420转换成0~5V的电压,该电压经过模数转换器5G14433进行数据采集,将模拟信号转换成数字信号,然后与8051单片机相连,将转换后的结果存储在单片机中,显示器上直接显示测试结果,即甲醛浓度。本设计基本实现了单片机控制电路,传感器输出范围要明确以及 相似文献
5.
宽带ADC低抖动时钟驱动电路的分析与设计 总被引:1,自引:0,他引:1
提出采用小信号模型对时钟驱动电路中由热噪声引起的时钟抖动进行分析,并提出采用多级准无穷负载差分放大器结构以有效地实现低抖动.通过Cadence Spectre RF的瞬态噪声仿真,可以得到时钟抖动值,在输入频率变化时将仿真结果与手工推导的结果相比较,推导的公式能较好地预测时钟驱动电路的时钟抖动.设计的时钟驱动电路达到了输入频率100 MHz、幅度为480 mV下时钟抖动仅为193 fs,可以应用于高性能模数转换器. 相似文献
6.
基于ADC083000的高速数据采集系统设计 总被引:1,自引:0,他引:1
文章以超宽带雷达侦察接收机信号处理为应用背景,论述了一种基于ADC083000的高速数据采集系统的设计方案。该方案以Xilinx公司Virtex-5系列FPGA为平台,控制高速模数转换器ADC083000,完成雷达信号的带通采样、数据传输、存储、信号处理功能,并选取高速DDR2作为存储设备,解决海量数据存储问题。该方案实现了软件、硬件设计,测试结果验证了方案的可行性。 相似文献
7.
采用流水线结构完成了一个10位精度150MHz采样率的模数转换器的设计.通过采用动态比较器降低电路的功耗.在采样保持电路中使用一种新颖的自举开关,可减小失真,使得电路在输入信号频率很高时仍具有很好的动态性能.芯片采用台积电(TSMC)0.25μm CMOS工艺,其有效面积为2.8mm2.测试结果表明,最大积分非线性误差和微分非线性误差分别为1.15LSB和0.75LSB;在150MHz采样率下,对80MHz信号转换的无杂散动态范围为52.4dB;功耗为97mW. 相似文献
8.
设计1个应用于高精度sigma-delta模数转换器(Σ-ΔADC)的数字抽取滤波器。数字抽取滤波器采用0.35μm工艺实现,工作电压为5V。该滤波器采用多级结构,由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带滤波器组成。通过对各级滤波器的结构、阶数以及系数进行优化设计,有效地缩小了电路面积,降低了滤波器的功耗。所设计的数字抽取滤波器通带频率为21.77kHz,通带波纹系数为±0.01dB,阻带增益衰减120dB。研究结果表明:该滤波器对128倍过采样、二阶Σ-Δ调制器的输出码流进行处理,得到的信噪失真比达102.8dB,数字抽取滤波器功耗仅为49mW,面积约为0.6mm×1.9mm,达到了高精度模数转换器的要求。 相似文献
9.
设计了一个10 bit,100 Ms/s视频模拟前端IP核,并用台积电(TSMC)0.18μm 1.8/3.3 V互补金属氧化物半导体(CMOS)纯数字工艺进行了仿真.电路中模拟部分采用3.3 V电源电压,仿真结果显示当输入信号为18 MHz,信号幅度为满幅(单端1 V,差分2 V)时,输出信号信号-噪声-失真比(SNDR)为60 dB.整个电路的功耗为73 mA,版图面积为2 mm×2.5 mm. 相似文献
10.
介绍了一种应用于高速高精度流水线模数转换器的数字后台校准技术.该技术基于2.5位/级的开关电容式MDAC结构,在前2级MDAC引入用于携带误差信息的随机序列,利用信号相关理论在数字域中通过累加、平均的方法提取出这些误差信息,并在最终的数字输出端补偿.该技术能够有效地减少由于电容失配和增益有限性等非理想因素的影响,提高系统的性能;同时它具有算法简单、应用灵活、不中断正常输出、工作频率高等特点.经过FPGA验证,校准后有效位数从8.5 bit提高到13.7 bit,无杂散动态范围从52.7 dB提高到108.4 dB. 相似文献