全文获取类型
收费全文 | 154篇 |
免费 | 6篇 |
国内免费 | 3篇 |
专业分类
系统科学 | 1篇 |
丛书文集 | 7篇 |
教育与普及 | 5篇 |
理论与方法论 | 4篇 |
现状及发展 | 1篇 |
综合类 | 145篇 |
出版年
2023年 | 1篇 |
2022年 | 2篇 |
2021年 | 3篇 |
2020年 | 2篇 |
2019年 | 6篇 |
2018年 | 2篇 |
2017年 | 5篇 |
2015年 | 2篇 |
2014年 | 13篇 |
2013年 | 11篇 |
2012年 | 14篇 |
2011年 | 11篇 |
2010年 | 8篇 |
2009年 | 15篇 |
2008年 | 9篇 |
2007年 | 10篇 |
2006年 | 6篇 |
2005年 | 3篇 |
2004年 | 4篇 |
2003年 | 3篇 |
2002年 | 4篇 |
2000年 | 5篇 |
1999年 | 3篇 |
1998年 | 1篇 |
1997年 | 1篇 |
1995年 | 2篇 |
1994年 | 3篇 |
1993年 | 2篇 |
1992年 | 1篇 |
1991年 | 3篇 |
1990年 | 5篇 |
1989年 | 1篇 |
1986年 | 1篇 |
1984年 | 1篇 |
排序方式: 共有163条查询结果,搜索用时 15 毫秒
1.
针对传统全功率辐射计灵敏度低、结构复杂、等效噪声温度高、功耗高等特点,采用低噪声放大器代替传统全功率辐射计的检波前部分,对天线接收到的微弱热辐射信号直接在射频段进行放大后直接检波,提高了辐射计的灵敏度。首先,分析了辐射计的工作原理;然后,分析了辐射计灵敏度及其影响因素;最后,进行了改进后辐射计样机设计并详细计算了灵敏度指标;且对样机性能进行了实际测量。通过对比分析表明,低噪声放大器的引入使得同等条件下毫米波辐射计的灵敏度得到了很大提升;同时具有功耗低、体积小、噪声小、结构简单等优点,有利于毫米波辐射计在弹载武器上的应用。 相似文献
2.
近年来,N通道滤波器被广泛应用于射频通信和认知无线电等多个领域中。为了降低滤波器的损耗和噪声,拓展其可调谐范围,本文通过在传统的一阶N通道滤波器中引入串联电感,并将其级联的方法,得到了一款低损耗低噪声宽调谐的高阶N通道滤波器。采用伴随网络法获得了高阶级联N通道滤波器的传递函数。伴随网络法的采用大大简化了传递函数的数学推导过程。TSMC 0.18μm CMOS工艺下的Cadence仿真结果表明了传递函数的正确性。Cadence仿真结果还表明,当电源电压为1.2 V时,高阶级联N通道滤波器中心频率可调范围为0.4~3.0 GHz,插入损耗为1.6 dB,回波损耗为11.6 dB,噪声系数为0.2~0.8 dB,与近年来发表的滤波器相比,综合性能有了较大的提升,可应用于高性能的接收机中。 相似文献
3.
杨明晨 《湖南大学学报(自然科学版)》2017,44(4):105-112
在传统共栅放大器结构基础上,基于0.18 μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2 GHz宽带低噪声放大器(LNA). 该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化. 后版图仿真结果显示,在0.8~5.2 GHz频段内,该宽带LNA的功率增益范围为12.0~14.5 dB,输入反射系数S11为-8.0~-17.6 dB,输出反射系数S22为-10.0~-32.4 dB,反向传输系数S12小于-45.6 dB,噪声系数NF为3.7~4.1 dB. 在3 GHz时的输入三阶交调点IIP3为-4.0 dBm. 芯片在1.5 V电源电压下,消耗的功率仅为9.0 mW,芯片总面积为0.7 mm×0.8 mm. 相似文献
4.
5.
提出了一种具有低功耗、高线性度、高增益、低噪声的放大器.该电路采用共栅结构实现输入匹配,正向衬底偏置技术与电流复用技术降低功耗,后失真技术提升线性度.实验仿真结果表明,所设计的低噪声放大器在低功耗条件下各方面性能良好. 相似文献
6.
7.
基于SMIC 180nm CMOS工艺,设计并实现了一款应用于眼压信号检测系统的低噪声前置放大器.该放大器使用二极管连接的MOS管实现GΩ级别的大电阻,在反馈回路中该伪电阻与反馈电容并联在低频段产生高通截止点以抑制直流失调电压和低频噪声,达到较好的噪声性能.后仿真结果显示:低噪声前置放大器的直流增益为40dB,有效带宽从0.25Hz到46kHz,在低频频率100Hz处的等效输入噪声为197.3nVrms,采用1.8V的电压供电,核心电路功耗为32.4μW,芯片面积为0.75mm×0.62mm. 相似文献
8.
使用TSMC0.18μmCMOS工艺实现3.1~8.0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括:单端输入差动输出之超宽带低噪声放大器、Balun(Balance-unbalance)以及差动输入/输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果:在供给电压1.8V下,频宽为3.1~8.0GHz,S11〈-15。3dB,转换增益为24.6dB,功率消耗为37.98mW;包台接脚,芯片面积0.985(0.897×1.098)mm2。 相似文献
9.
设计了一个用于6.2~9.4 GHz超宽带中国国家标准的接收机射频前端.通过采用共栅输入、电容交叉耦合的低噪声放大器和正交跨导级合并的折叠型混频器,实现了对UWB小信号的放大和下变频.设计方案采用TSMC 0.13μm 1P8M RF CMOS工艺流片验证并进行测试.测试结果表明,输入匹配在6.2~9.4 GHz频段内... 相似文献
10.
针对640×512 InGaAs探测器工作原理和输出信号特点,从低噪声角度出发,设计了由探测器驱动电路、信号缓冲电路、单端转差分电路、差分放大电路、模数转换电路、FPGA时序控制电路构成的InGaAs探测器低噪声采集系统。着重解决了在满足驱动的条件下降低系统噪声,对提供精密偏置电压、温控电路和输出信号处理过程给出了详细的设计思想和实现方法。试验结果表明,系统工作正常并获得了良好的噪声特性,整个采集系统暗电平等效均方根(RMS)噪声低于0.3 mV。 相似文献