排序方式: 共有2条查询结果,搜索用时 0 毫秒
1
1.
程耀林 《中南民族大学学报(自然科学版)》2008,27(4)
提出了一种通用分频器的设计与采用CPLD实现的方法,该分频器有较强的通用性,使用方便,它只有一个控制信号即分频比,分频比大小没有限制、可调,无论分频比为奇数或者偶数时,其分频时钟都可实现均匀(即等占空比).给出了设计方案及其原理,提供了一个CPLD设计实例,使用了Verilog-HDL语言进行设计,并在MAX PLUS软件上进行了仿真,提供了仿真结果和占空比公式,仿真结果表明:这种分频器是可以实现的. 相似文献
2.
程耀林 《中南民族大学学报(自然科学版)》2012,(4):97-100
利用高速ADC芯片ADS5232设计了一种实用的高速数据采集电路,其中ADS5232集成了2个采样通道,不需要外部提供参考电压,简化了PCB设计.2个通道使用同一个时钟,可实现同步采样.每个通道的最高采样速率达到65MS/s,精度为12bit.采集电路包括ADC前端、ADS5232和FPGA 3个部分,支持单端和差分模拟信号输入,使用FPGA实现高速控制,在片内配置RAM作为采集数据的缓冲区,同时可设计接口模块用于跟片外应用电路的连接.该电路能够实现高速AD、高速控制、高速缓存以及与外部逻辑的高速接口. 相似文献
1