新型螺旋形缺陷地结构在低通滤波器中的应用

为使缺陷地结构(DGS)实现结构紧凑、阻带可控,提出了一种新型紧凑型螺旋形DGS。研究了该螺旋型DGS模式下的缝隙影响,对其参数进行了分析与优化。在不改变DGS总体尺寸的情况下,可以通过缝隙位置改变阻带频率。在该螺旋形DGS中的多个位置引入缝隙以实现多频点抑制来增加滤波器的阻带宽度,将两个带有多缝隙的螺旋型DGS单元级联并将其应用于低通滤波器设计。该滤波器的仿真分析及测量结果一致,在0~1.8 GHz通带内插入损耗小于1 dB且在2.0~3.8 GHz阻带内抑制超过20 dB。     

3.75GHz 0.35μm CMOS1∶4静态分频器集成电路设计

给出了一个利用 0 35 μmCMOS工艺实现的 1∶4静态分频器设计方法。该分频器采用源极耦合场效应管逻辑电路 ,基本结构与T触发器相同。测试结果表明 ,当电源电压为 3 3V、输入信号峰峰值为 0 5V时 ,芯片可以工作在 3 75GHz,功耗为 78mW。     

(2+1)维耗散长水波方程的一般多线性分离变量解

将基于Backlund变换的多线性分离变量法推广到(2+1)维耗散长水波方程,获得含有任意函数的一般多线性分离变量解,并获得该方程的一些特解.     

数字通信四次群分接器的研制

文章介绍了符合ITU-TG.755建议的四次群分接器设计方案及其工程实现。分接器采用并行处理方式 ,高速ECL器件与EPLD器件结合 ,将四次群信号(139.264Mb/s)分路成三路三次群信号(44.734Mb/s)。实际使用表明 ,该分接器工作可靠 ,经济成本低。     

数字通信四次群分接器的研制

文章介绍了符合ITU－TG.755建议的四次群分接器设计方案及其工程实现。分接器采用并行处理方式，高速ECL器件与EPLD器件结合，将四次群信号（139.264Mb/s)分路成三路三次群信号（44.734Mb/s)。实际使用表明，该分接器工作可靠，经济成本低。     

3.75 GHz 0.35 μm CMOS 1:4静态分频器集成电路设计

给出了一个利用0.35 μm CMOS工艺实现的14静态分频器设计方法.该分频器采用源极耦合场效应管逻辑电路,基本结构与T触发器相同.测试结果表明,当电源电压为3.3 V、输入信号峰峰值为O.5 V时,芯片可以工作在3.75 GHz,功耗为78 mW.     

超高频RFID读卡器接收前端低噪声放大器设计

基于0.5 μm CMOS工艺设计了一种应用于超高频段射频识别系统读卡器接收前端的低噪声放大器.该电路采用带有源极退化的单端共源共栅结构,借助Cadence仿真环境完成了电路的仿真分析.仿真结果表明,在中心工作频率922.5 MHz上,电路具有良好的性能,各指标分别为:噪声系数(NF)0.828 4 dB,输出增益(S21)23.37 dB,输入反射系数(S11)-36.65 dB.输出反射系数(S22)-58.03 dB,反相隔离(S12)-44.79 dB,三阶交调点(IIP3)-13.157 2 dBm.     

基于ARM嵌入式系统的C程序优化设计方法

文章讨论了在基于ARM嵌入式系统中编写高效C程序的几种设计方法,这些设计方法使程序充分利用软硬件资源,根据实际需求,优化其速度性能和代码长度性能,并使得这两个性能达到最佳.     

ZBF-DMTD SYNTHETICAL METHOD FOR SHORT-TERM FREQUENCY STABILITY MEASUREMENT

This paper presents a zero beat frequency double mixer time difference (ZBF-DMTD) synthetical method for measuring short-term.frequency stability Allen variance σy^2(τ) of frequency sourse. The new method has a high measurement preclsion and is easy to realize and spread in engineering. The paper dlscribes the structure and design of the ZBFDMTD automatic measurement system,and gives the contrast measurement results.