基于光敏玻璃的垂直互连通孔仿真与电镀工艺研究

本文对玻璃通孔与硅通孔垂直互连结构进行了电磁场仿真,并对比了两者的高频传输特性,结果显示在20GHz处,玻璃通孔与硅通孔的插入损耗分别为-0.024dB和-1.62dB,玻璃通孔的高频传输性能明显优于硅通孔.基于光敏玻璃衬底,采用高刻蚀速率的湿法腐蚀方法,获得了深宽比为7:1的玻璃通孔,孔阵列均匀性良好,侧壁粗糙度小于1μm.对不同电流密度下的玻璃通孔填充工艺进行了仿真分析,结果显示在小电流密度下,开口处的电流密度拥挤效应改善明显,铜层生长速度更为均匀,但沉积速度较慢.基于仿真结果,进行了电流密度为1ASD下的通孔填充实验研究,结果显示填充效果良好,120μm的TGV中铜层生长均匀,70μm的TGV中的缝隙较小.      

一种通用的自平方分形图形并行算法研究及实现

为了利用现有条件有效提高分形图形的生成速度,研究了基于分布式微机环境的分形图形通用并行算法及实现,并结合实例说明了算法与实现的有效性及合理性。     

大规模时变可视化数据的预取加速研究

针对读取数据这一制约绘制性能的主要因素,从时变数据场的相邻帧相似性入手,利用前一帧图像的绘图区域预测下一帧图像的绘图区域,进而转换成I/O参数,实现连续绘制中的数据预取.并在多帧图像绘制过程中形成载人、处理、绘制三级流水线,提高可视化的速度.微机测试表明,由于图像相邻帧相似度的不同,时变可视化数据预取将可视化性能提高17.2％～47.5％.     

基于Cavity基板技术的堆叠芯片封装设计与实现

介绍了一种适用于堆叠芯片的封装结构。采用层压、机械铣刀开槽等工艺获得Cavity基板,通过引线键合(wire bonding,WB)和倒装焊(flip chip,FC)两种方式实现堆叠芯片与基板的互连,并将堆叠芯片埋入Cavity基板。最后,将包含4款有源芯片和22个无源器件的小系统高密度集成在一个16 mm×16 mm的标准球栅阵列封装(ball grid array,BGA)封装体内。相比较于传统的二维封装结构,该封装结构将封装面积减小了40%,封装高度减小500μm左右,并将堆叠芯片与基板的互连空间增加了2倍。对这款封装结构的设计过程进行了详细的阐述,并验证了该封装设计的工艺可行性。