AES算法的C语言实现及测试向量生成

在VC 环境下，设计实现了高级加密标准(AES)算法。密钥长度及加密／解密模式由用户控制，程序主要用于产生测试向量进行后期IC设计测试，也可应用于文件的加解密操作。     

基于CMOS工艺的 1.5 bit10位流水线A/D芯片建立模型分析

文章针对几种典型结构的模数转换器的性能结构进行了比较分析,并选择流水线结构实现10位模数转换器;分析了流水线结构模数转换器的结构特性,以及利用1.5bit/级流水线结构所完成的电路误差校正.     

基于CMOS工艺的中小规模数字集成电路设计浅析

CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是，为了减少版图面积，节约成本，中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。章探讨了利用CMOS互补逻辑设计中小规模数字集成电路的电路结构化简方法，介绍了设计数字集成电路版图布局布线的几点体会。     

基于CMOS工艺的中小规模数字集成电路设计浅析

CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是,为了减少版图面积,节约成本,中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。文章探讨了利用CMOS互补逻辑设计中小规模数字集成电路的电路结构化简方法,介绍了设计数字集成电路版图布局布线的几点体会。     

AES算法的C语言实现及测试向量生成

在VC环境下 ,设计实现了高级加密标准 (AES)算法。密钥长度及加密/解密模式由用户控制 ,程序主要用于产生测试向量进行后期IC设计测试 ,也可应用于文件的加解密操作。     

0．6μm CMOS工艺串行接口电路设计

采用0．6VmCMOS工艺设计了AES加密模块的串行接口单元电路，提高了AES加密芯片的数据吞吐量。基于CMOS互补逻辑的电路结构降低了的功耗，实现了与核心电路的电平匹配。全定制的设计方法优化了电路性能和版图面积，提高了设计可靠性，降低了研究成本。     

基于ARM嵌入式系统的C程序优化设计方法

文章讨论了在基于ARM嵌入式系统中编写高效C程序的几种设计方法,这些设计方法使程序充分利用软硬件资源,根据实际需求,优化其速度性能和代码长度性能,并使得这两个性能达到最佳.     

110V体硅LDMOS器件研究

利用SILVACO TCAD工艺仿真和器件仿真软件研究了110V体硅LDMOS器件的几个重要参数对器件耐压特性的影响,研究结果表明,漂移区剂量存在一个最优值,过大将导致漂移区难以耗尽而使得沟道与漂移区边界发生击穿,而过小则导致漂移区迅速耗尽而在漏端表面发生击穿;衬底浓度低对提高开态击穿电压有一定效果,但低浓度衬底难以在CMOS工艺中使用;场氧与P阱和漂移区的PN结界面距离在零或者略大于零时器件耐压性有最优值;栅极板长度存在最优值,栅极板过长或过短都将使得器件的击穿电压有所降低。     

硬件描述语言与数字集成电路课程教学

以交通灯控制器的设计为例，介绍了Verilog硬件描述语言在数字集成电路课程教学中的应用，并探讨了硬件描述语言对数字集成电路设计方法的影响以及现代数字集成电路的教学方法。     

开关磁阻电机磁链特性测量与验证

采用间接法测量开关磁阻电机静态磁链特性,通过测量流经某相绕组的电流和该绕组的端电压,用具有存储功能的数字示波器采集,并传给PC机,结合数值积分的方法,得到该相绕组的磁链特性.基于所得磁链数据建立样机数学模型,通过仿真与实测电流波形的比对,验证磁链数据正确性.结果表明,该方法简单实用,测得数据准确,能满足后续研究需要.