首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   14篇
  免费   0篇
丛书文集   1篇
综合类   13篇
  2014年   1篇
  2012年   1篇
  2011年   8篇
  2010年   1篇
  2006年   1篇
  1997年   2篇
排序方式: 共有14条查询结果,搜索用时 15 毫秒
1.
在网络环境下高校思想政治理论课传统教学模式受到挑战。我们要充分利用现代信息技术的优势,通过教学理念、教学内容、教学方法、教学手段的设计,充分发挥老师主导和学生主体作用,最终建立一种把多媒体网络技术的优势和传统教学模式的优势紧密结合起来新型课程网络教学综合模式。  相似文献   
2.
当普通EEPROM单元在太空中应用时,会受到辐照效应的影响,导致单元可靠性降低,寿命缩短,为此,基于0.18 μm工艺,设计出一种新型抗辐照EEPROM单元.新单元采用环形栅和场区隔离管加固结构.加固后,单元面积为9.56 μm2,抗总剂量效应能力大于1 500 Gy,抗辐照能力明显优于普通结构.为明确失效机制,基于新...  相似文献   
3.
分析了Dickson电压倍增器模型的局限性,提出了适用于N阱硅栅CMOS工艺的电压2部增器模型。用该模型研究了升压值与坟级数,升压时钟,长夺管尺寸等的关系。  相似文献   
4.
提出了一种基于伪随机补偿技术的流水线模数转换器(ADC)子级电路.该子级电路能够对比较器失调和电容失配误差进行实时动态补偿.误差补偿采用伪随机序列控制比较器阵列中参考比较电压的方式实现.比较器的高低位被随机分配,以消除各比较器固有失调对量化精度的影响,同时子ADC输出的温度计码具有伪随机特性,可进一步消除MDAC电容失配误差对余量输出的影响.基于该子级电路设计了一种12位250 MS/s流水线ADC,电路采用0.18μm 1P5M1.8 V CMOS工艺实现,面积为2.5 mm2.测试结果表明,该ADC在全速采样条件下对20 MHz输入信号的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,积分非线性误差(INL)为-0.4~+0.65 LSB,微分非线性误差(DNL)为-0.2~+0.15 LSB,功耗为320 mW.  相似文献   
5.
刘战  顾晓峰  于宗光  胡西多 《科技信息》2011,(15):11-12,399
介绍一种基于全球定位系统(GPS)和电子地图(GIS)的车辆路径诱导系统快速混杂基因算法,实验结果显示,相比常用的基因算法,快速混杂基因算法在布线时间上减少了6%。  相似文献   
6.
介绍一种基于全球定位系统(GPS)和电子地图(GIS)的车辆路径诱导系统类免疫算法,实验结果显示,相比常用的Dijkstra’s算法,类免疫算法在布线时间上减少了60%。  相似文献   
7.
A method was developed to estimate EEPROM device life based on the consistency for breakdown charge,QBD,for constant voltage time dependent dielectric breakdown(TDDB) and constant current TDDB stress tests.Although an EEPROM works with a constant voltage,QBD for the tunnel oxide can be extracted using a constant current TDDB.Once the charge through the tunnel oxide,△QFG,is measured,the lower limit of the EEPROM life can be related to QBD/△QFG.The method is reached by erase/write cycle tests on an EEPROM.  相似文献   
8.
双层多晶硅FlotoxEEPROM单元的优化设计   总被引:3,自引:0,他引:3  
建立了双层多晶硅flotoxEEPROM存储管的阈值电压模型。利用该模型研究了擦/写阈值与擦/写时间、编程电压、隧道孔面积、隧道氧化层厚度的关系。模拟结果和实验结果基本一致。该阈值电压模型为EEPROM单元的优化设计提供了一种快速、简便、实用的准则。  相似文献   
9.
在内建自测试的基本原理上实现了一种有效地适用于16位定点DSP的BIST设计方案,包括内部逻辑的BIST设计和Memory的BIST设计;通过与IEEE 1149.1兼容的边界扫描技术来对BIST实现控制,并提供电路板级的测试.测试结果证明,该设计的故障覆盖率达到了98%以上,确保了DSP芯片的品质.  相似文献   
10.
描述了一种与ONO反熔丝现场可编程门阵列(FPGA)匹配的高压nMOSFET的设计.该器件采用中国电子科技集团公司第五十八研究所晶圆的1.0μm 2P2M ONO反熔丝工艺生产实现.该工艺中,通过一次离子注入和高温推进实现了深结HVNwell;通过将高压注入与栅极多晶保持0.2μm的间距解决了增加结深、提高速度与降低穿通击穿电压的矛盾;通过一次离子注入实现了高压nMOSFET阈值电压的调整.测试结果表明:高压nMOSFET的击穿电压达到21~23 V,远大于ONO反熔丝13.5 V的编程电压;饱和电流为4.32 mA,与工艺改进前相比饱和电流明显增大,工作速度得到提升,满足反熔丝FPGA工作频率的要求;阈值电压为0.78 V,与常压器件兼容.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号