排序方式: 共有34条查询结果,搜索用时 15 毫秒
11.
12.
本文提出一种基于脉宽收缩和累积寄存器的片上时钟抖动测试电路,用于监测片上时钟信号的抖动,测量精度可达到亚门级.该测试电路是由脉宽收缩环路、累积寄存器、异或阵列、计数器和控制电路组成的.以环形方式连接脉宽收缩单元,可减小由于工艺波动带来的影响,节省面积开销.在监测模式下,累积寄存器同时记录多个时钟周期脉宽的测量结果,并以数字序列码的形式输出,能够直观地显示时钟的抖动.该电路是采用65 nm CMOS工艺设计的,仿真结果表明该电路可测量数GHz的时钟信号,测量精度为1 ps. 相似文献
13.
施工项目的成本控制与管理是企业进行项目管理的核心内容,送变电工程施工项目成本控制的效果与质量直接影响到企业的经济效益和综合效益,直接关系到企业的发展,因而,加强成本控制对于增强送变电工程施工企业的综合效益和市场竞争力具有非常重要的现实意义。本文主要分析了送变电工程施工项目的成本构成,并且对于成本控制的原则以及控制措施进行了分析。 相似文献
14.
15.
为了揭示沥青混合料空间结构与路用性能关系,以VCAratio、VMA为混合料的空间结构指标,通过室内车辙试验、弯曲小梁试验和冻融劈裂试验研究了SMA-13、OGFC-13、AC-13等混合料的空间结构与路用性能关系。研究结果表明:VCAratio可反映混合料的骨架结构,细集料对VMA和骨架结构的形成和稳定性有一定的影响,骨架结构对弯拉强度的贡献率有限,以冻融劈裂试验评价混合料的水稳定性存在一定的局限性。研究结果为沥青混合料的选用和设计提供指导。 相似文献
16.
基于LL(1)的LL(2)分析方法 总被引:2,自引:0,他引:2
基于LL(1)的LL(2)分析方法,可以在很大程度上简化LL(2)分析器的构造和提高分析效率。其实质是当一个文法不是LL(1)文法时,只对不满足LL(1)条件的产生式部分用LL(2)分析处理,以简化分析表的构造和提高分析效率(称它为LL(1,2)分析器)。基于这种方法已实现了一个以语法图或巴科斯瑙尔范式描述的语法为输入,自动生成LL(1,2)语法分析器的编译器构造工具。若在语法图或语法规则的适当位置插入语义信息则与YACC(一个编译器的编译器)的功能类似,能构造出完整的编译器,该编译器构造工具经实用效果很好。文中提出的方法与讨论也适于推广到LL(k),k>2的情况。 相似文献
17.
18.
机械产品的结构有很高的相似性,特别是同一类型的产品。实现系列化产品的参数化设计,对企业具有非常大的实际意义。本文以T-FLEX2DCAD系统为平台讨论了系列化产品设计中图形元素和非图形元素的参数化、图层显隐的参数化以及与装配相关结构的参数化等问题。 相似文献
19.
提出了一种帧内预测电路的实现方法,在舍弃了平面预测模式情况下,通过多路选择器选择不同加法路径,和大量共用加法器,以较小代价实现了帧内预测所有剩余的预测模式。在基于SMIC CMOS 0.18 μm最坏工艺条件下,电路规模仅为4000门,关键路径延迟为5.7 ns。 相似文献
20.
一种基于累积分布函数的抖动测量方法 总被引:1,自引:0,他引:1
提出一种基于累积分布函数(CDF)的抖动测量方法, 以解决在测试高频时钟信号抖动中遇到的延迟器件不匹配、占用芯片面积过大和受高频振荡信号限制等问题。采用65 nm CMOS工艺完成了测试电路的设计和功能模拟, 模拟结果表明该电路可用于测量2.5 GHz时钟抖动值, 抖动测量精度达到1 ps。 相似文献