基于FPGA芯片设计多功能数字钟的研究

介绍了应用FPGA芯片设计多功能数字钟的一种方案，并讨讨论了有关使用FPGA芯片和VHDL语言实现数字钟设计的技术问题。     

时序逻辑电路的次态卡诺图综合设计法

时序逻辑电路的次态卡诺图综合设计法，是将有关信号的下降沿或上升沿用箭头在次态卡诺图中标示出来，并根据简要填出各约束的次态取值，从而将时钟信号的选取和自启动的检验合并在次态卡诺图中进行的１种新的设计方法。     

基于超宽带集中管控机制的物联网数据传输算法

针对当前物联网数据传输算法存在链路稳定性差、传输性能不高等不足,提出了一种基于超宽带集中管控机制的物联网数据传输算法(Data Transmission algorithm of IOT based on UWB centralized control mechanism,UWB-CC算法)。首先,通过能量冗余机制对网络节点进行初次筛选,并采用能量最优原则进行区域划分,实现物联网数据的分区传输及性能维护;随后,考虑到传统算法难以实现区域节点更新的不足,通过节点能力阈值筛选方法,实现对区域节点-普通物联网节点的次区域组网,提高普通物联网节点的数据上传能力,降低分割节点(PartitionNode,PN节点)因故障而导致区域上传瘫痪的概率;最后,采取综合评估分割节点性能与区域传输性能的方式,对中继传输节点进行优选,从而提高链路传输能力,减少链路抖动对传输性能的不利影响,能够同时实现带宽管控及区域分割-固定-链路稳定的一体化集中管控。仿真实验表明:与当前常用的区域流量汇聚上传算法(Upload algorithm for regional traffic aggregation,RTA算法)及成型度汇聚分割传输算法(Segmentation andtransmission algorithm based on degree of convergence,STDC算法)相比,本文算法具备更高的汇聚带宽与信道容量,以及更低的传输抖动率。     

高速数字PCB板的信号完整性仿真与验证

高密度PCB(printed circuit board)设计中,高速时钟信号的信号完整性设计面临越来越大的挑战。针对该问题,文章研究了传输线的特性阻抗及其对信号传输延时的影响,利用Cadence的信号完整性分析软件Allegro PCB SI,对一款基于ARM的嵌入式运动控制平台的时钟信号存在的信号完整性(signal integrity,SI)问题进行了再现仿真,重点分析了信号反射与串扰现象及其产生原因,提出了减小时钟信号串扰和反射的措施;结合阻抗匹配原则,以嵌入式运动控制平台的SDRAM和USB时钟信号为例,利用Allegro PCB SI对并行端接、串行端接、改变线间距等方法进行了试验,试验结果表明,端接匹配的方法能有效地减小时钟信号的反射和串扰现象。     

异步电路的低功耗状态机AFSM的设计与实现

基于CMOS低功耗门控技术,设计了一种应用于ASIC中的异步状态机(AFSM).关键是将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的.将该思想应用于VLSI设计实例,证明了采用这种异步状态机设计能够有效节省片上系统(SoC)的功耗最高达25%以上,并且不会过多地增加芯片面积.     

电冰箱运转率测试的新方法

电冰箱运转率的测试是比较麻烦的工作，常规的方法各有缺点．电流感应法其系统简易，性能稳定可靠，可以长时间自动测试，测试结果数据准确，处理简便，具有实用意义     

以电波钟为基准的时间控制器

采用无线控制授时技术（RCT），解决了大部分时间控制器的时间控制不精确，误差累积严重的问题，且成本低，电路简单。     

基于电吸收调制器的新型40 Gbit/s光学3R重生器

全光3R重生技术（重整形、重定时、重放大）是将来高速大容量全光网中的关键技术。提出了一种结构简单而且性能稳定的40 Gbit/s光学3R重生器，它是基于电吸收调制器的2个波长转换器与基于行波电吸收调制器的光钟恢复器构成的，具有造价低、性能稳定等优点，在未来大容量超高速全光网中具有很大的应用潜力。     

被动式时间同步算法的研究与软件编制

网络中的各个节点的时钟是否同步到一定的精度是决定着许多其它的应用能否顺利进行的关键一环，在不同的网络中，我们采用不同的同步算法以达到更高的精度和更好的稳定性，本文详细地讨论了被动式算法的思想，分析了该算法相对干其它算法的优点之处，给出了关键部分的程序实现，并对可能的误差环节进行分析。     

基于元编程技术的硬件设计模式研究

针对硬件设计的复杂性和自动化效率低等问题，提出了一种基于时钟处理的硬件设计模式．该模式充分考虑了软、硬件模式设计的互通性，并结合元编程技术，将成熟的软件设计模式的思路应用于硬件设计之中．它的核心是：用高速集成电路硬件描述语言（VHDL）解析器分析已知器件的接口，构造语法树，抽取生成器的变量值；将生成器用元程序封装在域实体之中；按照设计模式的作用和具体的变量值生成详细的VHDL代码．应用实例表明，所提模式生成的代码有效性高，设计过程可行性强，可广泛应用于复杂的时钟控制系统的设计领域．